基于fpga的高精度直接数字频率合成器设计

基于fpga的高精度直接数字频率合成器设计

ID:33925661

大小:458.11 KB

页数:5页

时间:2019-02-28

基于fpga的高精度直接数字频率合成器设计_第1页
基于fpga的高精度直接数字频率合成器设计_第2页
基于fpga的高精度直接数字频率合成器设计_第3页
基于fpga的高精度直接数字频率合成器设计_第4页
基于fpga的高精度直接数字频率合成器设计_第5页
资源描述:

《基于fpga的高精度直接数字频率合成器设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第23卷第8期重庆工学院学报(自然科学)2009年8月Vo.l23No.8JournalofChongqingInstituteofTechnology(NaturalScience)Aug.2009基于FPGA的高精度直接数字频率合成器设计张静,张流强,李跃文,刘青峰,李金超(重庆大学光电技术及系统教育部重点实验室,重庆400044)摘要:介绍了直接数字频率合成器的原理和特点,给出了利用FPGA实现DDS的方法.采用BrentKung二元树结构实现了流水线型累加器,该方法克服了累加器进位链过长的问题,使系统运行速度得到改善;运用并行Cordic(坐标旋转计算)算法实现幅度相位转

2、换,包括提前计算进位方向和将后8级合并为一级,进一步减小了系统所耗硬件资源和功耗,并给出了仿真结果.关键词:Cordic算法;流水线;现场可编程逻辑器件中图分类号:TN741文献标识码:A文章编号:1671-0924(2009)08-0144-05DesignofHighPrecisionDirectDigitalFrequencySynthesizerBasedonFPGAZHANGJing,ZHANGLiuqiang,LIYuewen,LIUQingfeng,LIJinchao(KeyLabofOptoelectronicTechnology&SystemoftheM

3、inistryofEducation,ChongqingUniversity,Chongqing400044,China)Abstract:ThispapermainlyintroducestheprinciplesandcharacteristicsoftheDDS(DirectDigitalFrequencySynthesizer),andgivesthemethodofimplementingDDSusingFPGA.BrentKungBinarytreestructureisusedtoimplementthepipelineaccumulator,whichovercomesthe

4、problemsoflongcarrychainofaccumulatorandmakesoperatingspeedofthewholesystemimproved.ParallelCordicalgorithmisusedtoimplementconversionbetweenphaseandamplitude,calculatetherevolvingdirectioninadvanceandmergetheultimate8pipelinesintoone,whichfurtherreduceshardwareresourcesandpowerconsumptionofthesyst

5、em.Finally,thesimulationresultsarepresented.Keywords:Cordicalgorithm;pipeline;FPGA随着科技的进步,存在稳定度差、频率转换速转换速度快、输出信号相位连续、全数字化结构易度慢、精度低等缺点的传统信号源频率,不能满足于集成等优点,被广泛应用在雷达、数字通信和电实际需要,有必要研制新的信号源.近年来由于微子对抗等领域.现场可编程门阵列(FPGA)具有工电子技术的进步,直接数字频率合成技术(DDS)作速度快、集成度高和现场可编程的特点,受到数得到了较快的发展,因其具有频率分辨率高、频率字电路设计者的青睐.*收稿日期

6、:2009-03-20作者简介:张静(1983),女,安徽阜阳人,硕士研究生,主要从事集成化芯片系统(SOC)技术研究.张静,等:基于FPGA的高精度直接数字频率合成器设计145出的,主要是从相位概念出发直接合成所需波形1DDS原理的频率合成技术.其结构主要由相位累加器,波形存储器ROM(相位幅度转换),D/A转换器和低通[1]DDS是Tiemey,Rader和Gold于1971年提滤波器4部分组成.基本框架如图1所示.图1DDS原理图1中fc为时钟频率,K是频率控制字,相位每级流水线用进位选择加法器和2-1选择器实累加器在时钟fc的控制下以步长K作累加,输出现,Brent通过块结

7、构实现进位计算,其运算规的M位二进制码作为ROM的地址,对波形ROM则为:进行寻址,ROM输出的L位幅度码经D/A转换成(g,p)!(g∀,p∀)=(g+pg∀,p∀p)(1)阶梯波,再经过低通滤波器平滑后即可得到合成gi=ai&bipi=ai^bi的信号波形.输出频率f0=fck/2N(N是相位定义了!运算符,它可以看成是一个函数,2累加器的字长),大小由时钟频率fc与频率控制组输入信号(g

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。