面向高清视频编码系统的ddr控制器建模与评估

面向高清视频编码系统的ddr控制器建模与评估

ID:33877155

大小:4.65 MB

页数:72页

时间:2019-03-01

面向高清视频编码系统的ddr控制器建模与评估_第1页
面向高清视频编码系统的ddr控制器建模与评估_第2页
面向高清视频编码系统的ddr控制器建模与评估_第3页
面向高清视频编码系统的ddr控制器建模与评估_第4页
面向高清视频编码系统的ddr控制器建模与评估_第5页
资源描述:

《面向高清视频编码系统的ddr控制器建模与评估》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、隶南y太·粤硕士学位论文万方数据面向高清视频编码系统的DDR控制器建模与评估万方数据DDRCONTROLLERMODELINGANDEVALUATIONFORHIGH—DEFINITIONVIDEOENCOD烈GSYSTEMAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYLiXin—pengSupervisedbyAssoc.Prof.LINGMingSchoolofElectronicScienceandEn

2、gineeringSoutheastUniversityJune2014万方数据东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示了谢意。研究生签名:乏0略L日期:二匕丝生丝东南大学学位论文使用授权声明东南大学、中国科学技术信息研究所、国家图书馆

3、有权保留本人所送交学位论文的复印件和电子文档,可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外,允许论文被查阅和借阅,可以公布(包括以电子信息形式刊登)论文的全部内容或中、英文摘要等部分内容。论文的公布(包括以电子信息形式刊登)授权东南大学研究生院办理。研究生签名:犁导师签名:日期:!!竺垒:2万方数据摘要在整个计算机系统中,“存储墙”是系统的主要性能瓶颈之一。存储控制器是存储器与处理器之间进行数据传递的关键部件,因此存储控制器本身的传输效率也直接影响着存储系统

4、整体性能。本文以Synopsys公司开发的MCTL(MemoryController)存储控制器为原型,通过软件实现存储控制器的核心功能,建立该存储控制器的高层仿真模型,可以用于芯片设计前期的存储子系统功能验证和性能评估。本文在深入分析MCTLIP的Verilog源码基础上,重点分析研究了MCTL的内存管理单元和命令调度单元的工作机理。通过对开源高层仿真模型DRAMSim2的整体架构以及核心工作流程进行深入分析,本文选择以该高层模型作为基础,按照MCTLIP的多端口优先级以及内部命令轮询的调度策略对DRAMSim2进行定

5、制设计,同时在DRAMSim2中实现MCTL的超时机制,使得定制后的高层模型可以比较精确地模拟MCTLIP。在此过程中,本文重点分析实现了MCTLIP所提出的访存调度策略,同时实现了存储控制器的多端口功能,使其能够满足对典型SoC(SystemonChip)存储系统进行仿真验证和性能分析。本文通过与前仿的实验结果进行对比分析,对所定制仿真模型的可靠性和有效性进行了分析验证。本文的测试向量选取Vivante公司的GC400GPU系列提供的测试基准程序,在完成DRAMSim2定制设计后,与前仿MCTL真实仿真环境对同样的测试

6、程序的访存过程进行跟踪分析。对于四种测试程序,前仿程序运行时间分别为1290秒、2136秒、9660秒、15900秒,高层模型仿真程序运行时间分别为2秒、4秒、11秒、21秒。可以看出,两者仿真速度相差将近1000倍。本文的实验结果还表明,在本文所采用的测试程序下,原生的DRAMSim2模型与前仿结果相比,bank冲突次数和平均访存带宽误差均超过30%,平均访存延迟误差高于25%。而定制后的高层模型在同样测试程序下与前仿结果相比,bank冲突次数的平均误差不超过10%,平均访存带宽和平均访存延迟误差均低于5%。关键词:存

7、储控制器,高层建模,软件仿真,DRAMSim2,SynopsysMCTLIP万方数据AbstractWithinthekeyfactorswhichaffecttheperformanceofthecomputerandembeddedsystem,“MemoryWall’’isthemostimportantonewhichisthemainperformancebottleneckforthememorysystemaswellasthewholesystem.Asthekeymodulefordatatransmi

8、ssionbetweenCPUandexternalmemory,thememorycontrollerlimitsperformanceofthememorysystem.Inthisthesis,webuildasoftwaremodelforthememorycontrollerbasedonamemoryco

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。