计算机组成原理_学习指导与习题解答_答疑提纲

计算机组成原理_学习指导与习题解答_答疑提纲

ID:33805077

大小:725.50 KB

页数:48页

时间:2019-03-01

计算机组成原理_学习指导与习题解答_答疑提纲_第1页
计算机组成原理_学习指导与习题解答_答疑提纲_第2页
计算机组成原理_学习指导与习题解答_答疑提纲_第3页
计算机组成原理_学习指导与习题解答_答疑提纲_第4页
计算机组成原理_学习指导与习题解答_答疑提纲_第5页
资源描述:

《计算机组成原理_学习指导与习题解答_答疑提纲》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、概述图1.1使读者一目了然地看到一个结构简单、清晰明了的计算机内部组成框图,并由此使读者领略全书的要点和各章节之间的相互关系。计算机存储器I/O系统总线CPU中央处理器控制单元ALUCU排队逻辑寄存器CPU内部互连和解码器控制寄存器存储器图1.1全书各章节内容之间的关系本章重点要求读者掌握一个较细化的计算机组成框图,如图1.2所示。而且要求学生根据此图描述计算机内部的控制流和数据流的变化,从而初步认识计算机内部的工作过程。图1.2细化的计算机硬件框图图中主存储器由存储体M、MAR和MDR组成。存储体由很多存

2、储单元组成,用来存放指令或数据,MAR存放欲访问的存储单元的地址,MDR存放从存储单元读出的信息或即将存入某存储单元的信息。运算器由累加器ACC、乘商寄存器MQ、操作数寄存器X和算术逻辑部件ALU组成,用来完成算术运算和逻辑运算。控制器由PC、IR、CU组成,PC存放欲执行指令的地址,IR存放欲执行的指令,CU用来发出各种操作命令。1.1例题精选1.1.1例1.1以加法指令ADDM(M为主存地址)为例,写出完成该指令的信息流程(从取指令开始)。【解】指令ADDM的真实含义是将地址为M的存储单元中的加数取出并

3、送至运算器中,然后和存放在运算器的被加数通过ALU(算术逻辑部件)相加,结果仍放在运算器中。结合图1.2,设运算器中ACC存放被加数,X存放加数,求和结果存放在ACC中。故完成ADDM指令的信息流程为取指令PC→MAR-.M→MDR→IR分析指令OP(IR)→CU执行指令Ad(IR)→MAR→M→MDR→XACC→ALU,同时X→ALUALU→ACC1.1.2例1.2设主存储器容量为64K×32位,并且指令字长、存储字长、机器字长三者相等。写出图1.2中各寄存器的位数,并指出哪些寄存器之间有信息通路。【解】

4、16由主存容量为64K×32位得2=64K,故MAR为16位,PC为16位,MDR为32位。因指令字长=存储字长=机器字长,则IR、ACC、MQ、X均为32位。寄存器之间的信息通路有PC→MARAd(IR)→MARMDR→IR取数MDR→ACC,存数ACC→MDRMDR→X系统总线2.1主要内容2.1.1总线的基本概念2.1.1.1总线和总线上信息传输的特点总线是连接多个部件(模块)的信息传输线,是各部件共享的传输介质。而且在某一时刻只允许有一个部件向总线发送信息,但多个部件可以同时从总线上接收相同的信息。

5、2.1.1.2总线的传输周期总线的传输周期是指一次总线操作所需的时间,简称总线周期(包括申请阶段、寻址阶段、传送阶段和结束阶段)。2.1.1.3总线宽度总线宽度又称为总线位宽,它是总线上同时能够传输的数据位数,通常是指数据总线的根数。2.1.1.4总线带宽总线带宽是指单位时间内总线上可传输数据的位数,通常用每秒钟传送信息的字节数来衡量,单位可用字节/秒(Bps)表示。2.2例题精选2.2.1例3.6假设总线的时钟频率为33MHz,且一个总线时钟周期为一个总线传输周期。若在一个总线传输周期可并行传送4个字节的

6、数据,求该总线的带宽,并分析哪些因素影响总线的带宽。【解】总线的带宽是指单位时间内总线上可传输的数据位数,通常用每秒传送信息的字节数来衡量,单位可用字节/秒(Bps)表示。由时钟频率f=33MHz,可得时钟周期T=1/f,根据题目假设的条件,一个总线传输周期为一个时钟周期,且在一个总线传输周期传输4个字节数据,故总线带宽为64B/T=4B×f=4B×33×10Hz≈132MBps(120M=2)影响总线带宽的因素有:总线宽度、传输距离、总线发送和接收电路工作频率的限制以及数据传输形式等。2.2.2例3.8设

7、一个32位微处理器配有16位的外部数据总线,时钟频率为50MHz,若总线传输的最短周期为4个时钟周期,试问处理器的最大数据传输率是多少?若想提高一倍数据传输率,可采用什么措施?【解】根据题目给定的数据,该总线的最短传输周期为-9-9T=4/(50MHz)=4×20×10s=80×10s对于外部总线为16位的处理器,最大数据传输率为-962B/T=2B/(80×10s)=25×10Bps若想提高一倍数据传输率,可采用以下两种措施。(1)外部数据总线宽度改为32位,CPU时钟频率仍为50MHz,则数据传输率为-

8、964B/T=4B/(80×10s)=50××10Bps(2)时钟频率加倍至100MHz,外部数据总线宽度仍为16位,则数据总线的传输周期为-9T′=4/(100MHz)=40×10s数据传输率为-962B/T'=2B/(40×10s)=50×10Bps若既增加数据总线位数,又提高时钟频率,将有更好的效果。存储器3.1主要内容3.1.1存储器的分类及存储系统的层次结构存储器是计算机系统中的记忆设备,种类繁多。从不

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。