0.5微米逻辑工艺实现嵌入式otp器件特征研究

《0.5微米逻辑工艺实现嵌入式otp器件特征研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、东南大学硕士学位论文0.5微米逻辑工艺实现嵌入式OTP器件特征研究姓名：房世林申请学位级别：硕士专业：软件工程（集成电路）指导教师：时龙兴;滕敬信20070615摘要随着集成电路技术的发展，尤其近年来系统集成芯片(Soc)技术的发展迅猛，嵌入式存储器在许多电路中的应用前景倍受关注。面非挥发性存储器(NvM)技术是电路设计师和电路应用工程师的最佳选择，对于低成本、高可靠性的电路来说．兼容逻辑电路工艺实现嵌入式’‘次编程存储器(OTP)技术是最有发展前途的一项选择。OTP(OneTuneProgrmn)作为嵌入式存储器的

2、核心单元影响着存储器乃至整个电路的性能，电路要求OTP有好兼容性和较高的数据保持能力(>lO年)。兼容性和较高的数据保持能力要求使得目前所用的标准OTP工艺复杂，不易集成。且成本较高，所以寻求一种解决方案来满足要求，又能与普通CMOS工艺相兼容的OTI'在提高集成度和降低成本方面有着重要的意义。基于PMOS的单层多晶一次编程(drP)非挥发性存储器以与CMO$优良的工艺兼容性，较好的数据保持能力被电路设计者所采用。本文对0．5微米逻辑工艺实现嵌入式OTP器件特征进行了系统性研究。首先介绍了非挥发性存储器(NVM)技术

3、的历史发展过程和应用发展现状；然后对OTP的特点进行了分析，通过对单层多晶OTP工艺的优化，得到了符合设计要求的特性参数。最后对流水中可能出现的器件失效机理进行分析．并提出改进方法．本文报告了0．5um逻辑电路工艺实现嵌入式一次编程存储嚣(arP)技术在经过工艺优化后，通过测试分析发现。O'I'P器件的导通态的电流和截止态的电流窗D(10ff<2uA,Ion>40uA)．及数据保持能力完全达到了设计的目标要求。关键诃：逻辑工艺，存储器，嵌入式OTP，数据保持．-n·东南大掌硬士学位论文AbsttactWiththed

4、evelopmentoftheintegratedcircuits，especiallythedevelopmentofthegOC，theapplicationoftheembeddedmemoryiDtheimegratedc㈣tsbeeom口，mandJnomOTP,whichiscompatiblewiththestandardCMOSprocess，isOlleofthemostexcellenttechnologies．Inordert0keeptheUghperf㈣ofOTP,theprocesswil

5、tbeverycomplex,SO∞tOthe11ighcost．Soitisvery．皿portmtofindthecompatiblepl_clCeSSinordertonxlIlcethecostoftbelCswithOFF．AsinglepolyPMOS-basednon-volatilememorycellfllllycompatiblewith0．5umstmldardCMOSfabricationproc∞∞sispr∞mIcd．itconsistsofaPMOS∞cBsmmsismrinseries

6、晰tIlaPMOStransislorwhosegazeisleftfloating．Thecellconfigurationeliminatestherequirementofacontrolgate,andthereforembefabricatedwithoutusingdoublepoly鲫es．Thecellsavesercacomparedtoothersinglepolynon-volatilememorycellsbasedOilCMOSapproaches,whichrequzrebothNMOSa

7、ndPMOStnmsistors．．ThecellswmfabricatedmiJ瞎a0．5mnsmnda柑CMOgprocessofCSMCFAB-I．Thepfogrmmingmechanismofthecellishotelectroninjection．Thedeviced碍盯扯m：risticshowsthinThe—q妒mmIiIlgoI'硎彻canbeperfom弛'd砸programmingvoltagesaroundlVds

8、=Ⅳ，and廿leoffstanlscurrentloff<2uA,Ons

9、tatusa山1咖Ion>40uA．ThecellcanbeusedesanyOTPembeddedapplicationandprovidesavet／cheapalternativetoEmbeddedOTPsinCMOSICswithoutanymodificationoftheCMOSDevicemodelandfabricationp