基于IEEE11497的紧凑型边界扫描技术应用研究.doc

《基于IEEE11497的紧凑型边界扫描技术应用研究.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、基于IEEE1149.7标准的边界扫描技术研究陈圣俭1，朱晓兵1，王晋阳2，陈泳宇1（1.装甲兵工程学院控制工程系，北京100072；2.63963部队，北京100072）摘要：介绍了IEEE1149.7标准的基本结构和功能层次，并对各个层次的功能进行了详细的分析，同时研究了基于IEEE1149.7标准的边界扫描拓扑结构，对相应拓扑结构的作用和功能进行分析。在此基础上，探讨了应用这些拓扑结构的具体结构形式，给出了各拓扑结构具体的应用领域，对IEEE1149.7标准和紧凑型边界扫描技术的实际应用具有促进作用。关键词：I

2、EEE1149.7；边界扫描；星型拓扑；双引脚操作；CJTAG中图分类号：TN407文献标识码：AResearchonBoundaryScanTechnologyBasedonIEEE1149.7ChenShengjian1，ZhuXiaobing1，WangJinyang2，ChenYongyu1(1.DepartmentofControlEngineering,AcademyofArmoredForceEngineering,Beijing100072,China;2.TroopNo.63963ofPLA,Bei

3、jing100072,China)Abstract:ThebasicstructureandfunctionclassesofIEEE1149.7areintroduced.Andthefunctionsofeachclassareanalyzedindetails.TheboundaryscantopologystructuresbasedonIEEE1149.7standardarestudiedon,andthefunctionsofeverycorresponding topologystructureare

4、analyzed.Basedontheanalyses,theconcretestructuresonhowtoapplythetopologystructuresarediscussed,andthecorrespondingapplicationfieldsofeachtopologystructurearegivenconcretely.ThispaperisinfavoroftheapplicationofIEEE1149.7standardandthecompactboundaryscantechnolog

5、y.Keywords:IEEE1149.7;boundaryscan;starscantopology;2-pinoperation;CJTAG0引言随着芯片功能不断的增加，系统设计从简单的电路板向复杂的片上系统(SoC)发展，现有的硬件IP模块被大规模重复利用从而生产出多内核、多功能的系统芯片。这样的系统芯片需要多个测试存取端口控制器(TAPC)来实现从边界扫描测试到内部调试控制的多样化功能。在某些应用领域，多个TAPC整合于同一芯片中成为发展的必然趋势。但是，片上多TAPC结构不符合IEEE1149.1标准JTA

6、G，这就需要新的规范来解决这一问题。与此同时，手持终端设备与消费类电子产品的开发人员正面临着日益严格的引脚与封装要求，在利用边界扫描技术进行产品测试时不仅要求减少TAP引脚数，还要求TAP具有传输后台数据的功能。在此背景下，德州仪器公司推出了IEEE1149.7标准。IEEE1149.7是一种全新的双引脚测试与调试接口标准，业界通常称之为紧凑型JTAG(CJTAG)。IEEE1149.7标准在兼容IEEE1149.1标准的同时，增加了功耗控制功能、1-bit芯片旁路功能，支持片上多TAPC串行结构，可建立直接寻址的星

7、型扫描拓扑，支持后台仪器数据传输，使设计人员能够轻松测试和调试具有复杂数字电路、多个CPU及应用软件如移动与手持通信设备的产品[1]。基金项目：国家自然科学基金资助项目(61179001)作者简介：陈圣俭(1965-)，男，教授，博士生导师，主要从事可测试性设计技术、故障诊断等的研究。朱晓兵(1988-)，男，硕士，主要从事边界扫描和电路故障诊断方面的研究。1IEEE1149.7标准简介1.1IEEE1149.7标准的硬件结构和功能层次IEEE1149.7标准以IEEE1149.1标准为基础，在IEEE1149.1测

8、试存取端口(TAP.1)上增加了新功能。IEEE1149.7测试存取端口(TAP.7)在功能上划分为两组，共6个层次(T0-T5)[1]，如图1所示。图1TAP.7的硬件结构及功能层次TAP.7硬件结构主要包括系统测试逻辑(STL)，具有IEEE1149.1规定的功能，具有T0层特性；复位与选择单元(RSU)，支持6种复位方式，TAPC选择功能