eda实验简易音乐发生器综合设计

《eda实验简易音乐发生器综合设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、乐山师范学院物电学院EDA综合设计实验报告实验名称：简易音乐发生器设计第一部分：设计课题及总体要求简介设计目标：简易音乐发生器设计设计任务：1、学习存储器的定制与应用。2、学习数控分频器涉及硬件乐曲演奏电路。第二部分：设计方案与工作原理说明组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需的2个基本要素。乐曲的12平均率规定：每2个八度音(如简谱中的中音1与高音1)之间的频率相差1倍。在2个八度音之间，又可分为12个半音，每2个半音的频率比为。另外，音符A(简谱中的低音6)的频率为440Hz，音符B到

2、C之间、E到F之间为半音，其余为全音。由此可以计算出简谱中从低音1至高音1之间每个音符的频率第三部分：单元模块功能介绍及程序（部分）各模块（元件）说明：notetab部分:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitynotetabisport(clk:instd_logic;toneindex:outstd_logic_vector(3downto0));end;architectureoneofnoteta

3、biscomponentmusic01port(address:instd_logic_vector(7downto0);inclock:instd_logic;q:outstd_logic_vector(3DOWNTO0));ENDcomponent;signalcounter:std_logic_vector(7downto0);begincnt8:process(clk,counter)beginifcounter=138thencounter<="00000000";elsif(clk'eventandcl

4、k='1')thencounter<=counter+1;endif;endprocess;u1:music01portmap(address=>counter,q=>toneindex,inclock=>clk);end;tonetaba部分：libraryieee;useieee.std_logic_1164.all;entitytonetabaisport(index:instd_logic_vector(3downto0);code:outstd_logic_vector(3downto0);high:ou

5、tstd_logic;tone:outstd_logic_vector(10downto0));end;architectureoneoftonetabaisbeginsearch:process(index)begincaseindexiswhen"0000"=>tone<="11111111111";code<="0000";high<='0';when"0001"=>tone<="01100000101";code<="0001";high<='0';when"0010"=>tone<="0111001000

6、0";code<="0010";high<='0';when"0011"=>tone<="10000001100";code<="0011";high<='0';when"0101"=>tone<="10010101101";code<="0101";high<='0';when"0110"=>tone<="10100001010";code<="0110";high<='0';when"0111"=>tone<="10101011100";code<="0111";high<='0';when"1000"=>to

7、ne<="10110000010";code<="0001";high<='0';when"1001"=>tone<="10111001000";code<="0010";high<='1';when"1010"=>tone<="11000000110";code<="0011";high<='1';when"1100"=>tone<="11001010110";code<="0101";high<='1';when"1101"=>tone<="11010000100";code<="0110";high<='1'

8、;when"1111"=>tone<="11011000000";code<="0001";high<='1';whenothers=>null;endcase;endprocess;end;speakera部分：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;ent