fpga联线资源测试方法的-研究

《fpga联线资源测试方法的-研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、哈尔滨工程大学硕士学位论文1．2．2FPGA的发展趋势目前，FPGA的主要发展动向是：随着大规模现场可编程逻辑器件的发展，系统设计进入”片上可编程系统”(SOPC)的新纪元；芯片朝着高密度、低压、低功耗方向挺进；国际各大公司都在积极扩充其IP库，以优化的资源更好的满足用户的需求，扩大市场；特别是引人注目的所谓FPGA动态可重构技术的开拓，将推动数字系统设计观念的巨大转变。Xilinx公司自发明FPGA以来，就不断的推出新器件和开发工具，力求芯片的速度更高、功耗更低。在其新近开发的产品中，Xilinx重新定义了未来的可编程逻辑，为用户提供2．5v，3．3v和

2、5v可编程逻辑系列选择，并利用先进的O．18一、O．22一、0．25．、O．35um工艺技术生产出低成本、高性能的可编程逻辑产品。主要推出了Virtex系列和SpantanTM系列的FPGA产品。Virtex系列突破了传统FPGA密度和性能限制，使FPGA不仅仅是逻辑模块，而成为一种系统元件。而SpantanTM系列为替代ASIC的大容量FPGA树立了一个新的低成本标准。从以上对Xilinx、Altera和Aetel三家公司各自开发产品特征的介绍，我们可以看出2000年以FPGA为代表的数字系统现场集成技术发展的一些新动向，归纳起来有以下几点：(1)深亚微

3、米技术的发展正在推动了片上系统(SOPC)的发展越来越多的复杂IC需要利用SOPC技术来制造。而SOPC要利用深亚微米技术才能实现。随着深亚微米技术的发展，使SOPC的实现成为可能。与以往的芯片设计不同，SOPC需要对设计Ic和在产品中实现的方法进行根本的重新评价。为了实现SOPC，国际上著名的现场可编程逻辑器件的厂商Altera公司、Xilinx公司都为此在努力，开发出适于系统集成的新器件和开发工具，这又进一步促进了SOPC的发展。(2)芯片朝着高密度、低压、低功耗的方向挺进采用深亚微米的半导体工艺后，器件在性能提高的同时，价格也在逐步降低。由于便携式应

4、用产品的发展，对现场可编程器件的低压、低功耗的哈尔滨工程大学硕士学位论文要求同益迫切。因此，无论那个厂家、哪种类型的产品，都在瞄准这个方向而努力。(3)IP库的发展及其作用。为了更好的满足设计人员的需要，扩大市场，各大现场可编程逻辑器件的厂商都在不断的扩充其知识产权(IP)核心库。这些核心库都是预定义的、经过测试和验证的、优化的、可保证正确的功能。设计人员可以利用这些现成的IP库资源，高效准确的完成复杂片上的系统设计。典型的IP核心库有Xilinx公司提供的LogiCORE和AllianceCORE。(4)FPGA动态可重构技术意义深远随着数字逻辑系统功能

5、复杂化的需求，单片系统的芯片正朝着超大规模、高密度的方向发展。与此同时，人们却发现一个有趣的现象，即一个超大规模的数字时序系统芯片，在其工作时，从时间轴上来看，并不是每一瞬间系统的各个部分都在工作，而系统是各个局部模块功能在时间链上的总成。同时，人们还发现，基于SRAM编程的FPGA可以在外部逻辑的控制下，通过存储于存储器中不同的目标系统数据的重新下载，来实现芯片逻辑功能的改变。正是基于这个称之为静态系统重构的技术，有人设想，能不能利用芯片的这种分时复用特性，用较小规模的FPGA芯片来实现更大规模的数字时序系统。在研究过程中，有人尝试了这种设想，发现常规的

6、SRAM的FPGA只能实现静态系统重构。这是因为该芯片功能的重新配置大约需要数毫秒到数十毫秒量级的时间；而在重新配置数据的过程中，旧的逻辑功能失去，新的逻辑功能尚未建立，电路逻辑在时间轴上断裂，系统功能无法动态连接。但是，要实现高速的动态重构，要求芯片功能的重新配置时间缩短到纳秒量级，这就需要对FPGA的结构进行革新。可以预见，一旦实现了FPGA的动态重构，则将引发数字系统的设计的思想的巨大转变。1．2．3数字系统测试方法简介FPGA是数字系统发展的典型杰作之一，随着它的普及和推广使人们对可靠性的要求越来越高。数字系统的可靠性很大程度上取决于测试的质量，4

7、哈尔滨工程大学硕士学位论文利用测试手段可确定一个系统的生产与工作是否工F确，高速发展的集成电路计数使得测试丌销成为逻辑设计、生产代价的主要部分。虽然针对与大多数集成电路来说，D．算法、PODEM算法、FAN算法、SOCRATES算法、TRAN算法及递归学习算法在不同程度上将测试生成研究推向了一个新的阶段，但是这些方法只能成功解决了组合电路的测试生成问题，对于高度集成化的电路(特别是含时许逻辑较多的电路)，采用现有的测试生成算法仍不能达到让人满意的结果。通过采用一些技术来提高测试码的生成效率已不可能从根本上解决问题。解决问题的主要方法之一是进行可测性设计。可

8、测性设计是通过在电路中加入可测试逻辑来提高测试码生成效率，提高测试