《计算机控制技术》全套ppt电子课件教案第四章总线

《《计算机控制技术》全套ppt电子课件教案第四章总线》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第四章计算机总线技术BusTechnologyofComputer—计算机控制技术—8/8/20211第四章计算机总线技术本章主要内容计算机总线的一般概述计算机总线的体系结构内部总线外部总线8/8/20212第四章计算机总线技术第一节Unit1计算机总线的一般概述IntroductionofComputerBus8/8/20213第四章计算机总线技术本节主要内容基本概念总线结构连接总线的分类总线的模板化结构8/8/20214第四章计算机总线技术基本概念总线的定义：一组公用线的集合规定了各引线的信号、时序、电气和机械特性为计算机系统内部各部件、各模块之间或

2、计算机各系统之间提供了标准的公共信息通路符合某种总线的标准总线技术通道控制功能、使用方法、仲裁方法和传输方式等总线的标准、结构不同，性能差异很大8/8/20215第四章计算机总线技术总线结构连接（1）总线结构连接示意图总线1#总线接口2#3#4#5#6#总线与总线接口一起便称之为总线结构8/8/20216第四章计算机总线技术总线结构连接（2）总线结构连接的优点结构由面向CPU变为面向总线硬件、软件模块化设计与生产结构清晰,便于灵活组态、扩充、改进与升级符合同一总线标准的产品兼容性强满足用户不同的需要,容易构成各种用途的计算机应用系统8/8/20217第四

3、章计算机总线技术总线的分类（1）根据总线的功能和应用场合，总线有内部总线（InternalBus)用于计算机内部模块（板）之间通信外部总线（ExternalBus)：又称通讯总线用于计算机之间或计算机与设备之间通信根据总线的结构，总线可分为并行总线：每个信号都有自己的信号线串行总线：所有信号复用一对信号线8/8/20218第四章计算机总线技术总线的分类（2）内部总线：系统总线或模板级总线常用的有PC、STD、VME、MULTIBUS等数据总线D：用于传递数据信息地址总线A：用于传递地址信息控制总线C：包括控制、时序和中断信号线，用于传递各种控制信息，决定

4、了总线的性能好坏电源总线P：向总线提供电源外部总线如：IEEE-488、RS-232C、RS-485等8/8/20219第四章计算机总线技术总线的分类（3）……CPU总线母板RAMROMA/DD/A外部总线接口数据总线D地址总线A控制总线C电源总线P计算机内部总线结构示意图8/8/202110第四章计算机总线技术总线的模板化结构模板化结构按功能划分计算机的各个部件，并按总线标准设计成由总线连接的模板结构：CPU主板、RAM/ROM存储板、A/D、D/A、DI、DO等模板化结构的优点增加计算机系统的通用性、灵活性、开放性、扩展性和可靠性为系统的维修提供了方

5、便8/8/202111第四章计算机总线技术第二节Unit2计算机总线的体系结构ArchitectonicsofComputerBus8/8/202112第四章计算机总线技术本节主要内容总线的体系结构总线的控制方式8/8/202113第四章计算机总线技术总线的体系结构（1）主控模块（Master,主模块)可以控制总线并启动数据传送的任何模块受控模块（Slave,从模块)能够响应总线主模块发出命令的任何模块体系结构指由总线本身定义地址空间、数据长度、操作定时信号以及传输协议等，以保证CPU的性能得到充分发挥而与CPU无关。8/8/202114第四章计算机总线

6、技术总线的体系结构（2）单总线体系结构(SingleBusArchitecture)所有模块都连到单一总线上，只有一个数据通路，仅适用于慢速的计算机。并发总线体系结构(ConcurrentBusArchitecture)将存储器和I/O的数据通路分开，以解决CPU与存储器、I/O之间数据传输的速度不一的矛盾。带cache的并发总线体系结构(ConcurrentBusArchitectureWithcache)类似于并发总线体系结构，只是在CPU和存储器的数据通路上多了一个高速缓冲存储器cache及cache控制器。8/8/202115第四章计算机总线技术

7、总线的体系结构（3）单总线体系结构(SingleBusArchitecture)CPU协处理器Modem显示器硬驱打印机打印机存储器8/8/202116第四章计算机总线技术总线的体系结构（4）并发总线体系结构(ConcurrentBusArchitecture)CPU协处理器Modem显示器硬驱打印机打印机存储器总线控制器8/8/202117第四章计算机总线技术总线的体系结构（5）带cache的并发总线体系结构Cache控制器协处理器Modem显示器硬驱打印机打印机主存储器总线控制器光盘驱动器其它I/O卡Cache存储器CPU8/8/202118第四章计

8、算机总线技术总线的控制方式（1）总线控制总线上可以挂多个主模块,但在同一时刻只能