资源描述：
《基于fpga高速数据采集的解决方案》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、《现代电子技术》2007年第5期总第244期þ测试·测量·自动化ü基于FPGA高速数据采集的解决方案12于,肇云波(1.贵州大学通信工程学院贵州贵阳550003;2.沈阳理工大学辽宁沈阳110168)摘要:随着接口速度和带宽的不断提高,有必要对高速数据采集问题进行研究。如何在高接口速率的情况下正确采集到有效的数据,成为目前要解决的问题。解决此问题的方法是采用XilinxVirtex4FPGA的ChipSync或AlteraStratixⅡFPGADPA(动态相位调整)两种不同技术,并介绍了AlteraDPA技术在高速源同步接口的实际设计过程。使用这两种技术的结果是在数据速率达到1Gb/s时
2、,完成对有效数据的正确采集。关键词:源同步;FPGA;ChipSync;DPA+中图分类号:TP35514文献标识码:B文章编号:1004373X(2007)0514504HighSpeedDataAcquisitionBasedonFPGA12YUXuan,ZHAOYunbo(1.CommunicationEngineeringCollege,GuizhouUniversity,Guiyang,550003,China;2.ShenyangLigongUniversity,Shenyang,110168,China)Abstract:Withtheinterfacespeedandban
3、dwidthisconstantlyincreasing,itisimportanttoundertakeastudyofhigh2speeddataacquisition.Howtocollectthehighrateofcorrectdataeffectiveisthecurrentproblemshouldbesolved.OnewayisusingChipSyncofFPGAXilinxVirtex4orDPA(dynamicphaseadjustment)oftheAlteraStratixⅡFPGAwhicharetwodifferenttechnicalapproaches.
4、WeintroducedtheactualdesignprocessofAlteraDPAtechnologyinhigh2speedsourcesyn2chronousinterfaces.Theresultsofusingbothtechniquesshowthatitcouldcompletetheeffectivecollectionofthecorrectdataat1Gb/sdatarates.Keywords:sourcesynchronization;FPGA;ChipSync;DPA当前,越来越多的通信系统工作在很宽的频带上,对各个部件之间的通道只传递数据,数据的时序关系
5、以系统于保密和抗干扰有很高要求的某些无线通信更是如此。时钟为参考,在常见的电子系统中通常采用系统同步设计随着信号处理器件的处理速度越来越快,数据采样的速率方式。系统同步设计具有部件间各系统全局同步工作的也变得越来越高,在某些电子信息领域,要求处理的频带特点,但是在部件之间高速传递数据时接口收发两端的时要尽可能宽,动态范围要尽可能大,以便得到更宽的频率延比较难确定,因此不太适合高速的芯片间的接口设计。搜索范围,获取更大的信息量。因此,通信系统对信号处源同步系统中每两个部件之间数据单项或双向传递,理前端的A/D采样电路提出了更高的要求,即希望A/D在和数据同向的传递方向上同时传一个和数据保持特
6、定[1]转换速度快而采样精度高,以便满足系统处理的要求。相位关系的参考时钟,在数据的源端,参考时钟和数据保随着系统时钟的不断提高,系统同步的收发两端的时钟延持确定的相位关系,而在数据的目的端,另外一个部件可迟不能得到有效地解决,因此提出采用源同步接口设计的以根据参考时钟的相位来准确捕获对应的数据。源同步解决方案。在数据接口速度和带宽的不断提高,数据有效接口是相对系统同步接口而言的,通常存在于两个芯片之窗口不断缩减的情况下,源同步接口无法采集到正确数间的局部,他的时钟和数据之间关系是局部的、是准确的,据,因此在信号余量不断缩减的情况下,采用XilinxVirtex时延模型得到了进一步的简化,
7、因此非常适合高速芯片间4FPGA或AlteraStratixⅡFPGA的两种不同技术解决的接口设计。如何正确地采集数据的问题是有效的,并在SPI412高速源同步接口上得到广泛的应用。随着系统互连的带宽的需求的不断增长,源同步接口逐渐成为主流,得到了广泛的应用。目前SFI24(SERDES1系统同步与源同步的简述到“成帧器”的接口)和SPI412(系统信息包接口,level4,1.1系统同步与源同步phase2)接口已经采
