资源描述：
《基于ip核的嵌入式8051vhdl设计及fpga实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第41卷第2期厦门大学学报(自然科学版)Vol.41No.22002年3月JournalofXiamenUniversity(NaturalScience)Mar.2002文章编号:043820479(2002)0220190205基于IP核的嵌入式8051VHDL设计及FPGA实现卢贵主,周剑扬,夏斐斐,陈辉煌(厦门大学计算机与信息工程学院,福建厦门361005)摘要:通过IP核的重用和外围电路的VHDL设计,采用高层综合的方法设计出与MCS251系列微处理器指令集完全兼容的8位嵌入式微处理器芯片并经过FPGA验证获得了满意的效果.该芯片的设计对于各种嵌
2、入式系统(ES)和片上系统(SOC)的应用具有重要意义.关键词:IP核;设计;FPGA实现中图分类号:TN402文献标识码:A随着超大规模集成电路(VLSI)工艺的进展,集国内应用时间最长、最普及、可获得应用资料最多的成电路的集成度按摩尔定律所预言的速度不断增加,功能强大的8位MCU,建立8051MCU可综合IP核对片上系统(SOC)的规模越来越大,进入深亚微米以于各种嵌入式系统和片上系统(SOC)的应用具有重后,问题已不在是单个芯片是否有能力容纳系统设要意义.针对8051MCU的应用前景,我们成功设计了计,而是设计如何跟上芯片设计复杂性的增长步伐,与MC
3、S251系列微处理器指令集完全兼容的8位嵌入以及如何满足激烈的市场竞争对产品上市时间越来式微处理器芯片,通过芯核重用技术,可广泛应用在越苛刻的要求.在片上系统设计变得异常复杂的今一些面积要求比较苛刻,而对速度要求不是很高的片天,基于芯核的设计已成为EDA发展的必然趋势.开上系统中.发具有自主知识产权的IP核(IntellectualProperty)则更具有广泛的应用前景.它具有很高的通用性和灵活1dw8051-core宏单元的生成性,可以通过软件编程完成不同特定的功能,可以任结构上,嵌入式微处理器主要由外围电路和CPU意使用在各种嵌入式微控制系统中.嵌入
4、式IP核的核两部分组成,其中外围电路包括I/O串口、定时器应用,由于重用设计思想、设计知识,极大地降低了设和Watchdog监视电路等.本文的CPU核采用了Syn2计成本,缩短了设计周期,成为当今片上系统的重要opsys公司所提供的dw8051-coreIP核,外围电路是自[1]设计手段.行设计产生的.IP核一般采用VHDL或Verilog语言描述、网表Synopsys已创建了一些宏功能块并融合在经测描述(netlist)和版图描述(layout)三种形式.其中,采用试的IP原文件中.所谓宏功能是一种现成的、参数化VHDL或Verilog语言描述相当于“软
5、”内核,由于其与的,经过预测试并能有效地利用目标可编程逻辑器件工艺无关,故应用最灵活.结构的IP.dw8051是一个独立于工艺,可综合的微处INTEL公司的MCS251系列MCU可以说是目前理器核,与工业标准的8051完全兼容.Synopsys所提供的8051IP核分dw8051-core和dw8051-source两种版.dw8051-core版仅提供了dw8051-core宏单元加密收稿日期:2001210216了的源代码,而dw80512source直接提供了源代码.但基金项目:福建省自然科学基金资助项目(F0110009)作者简介:卢贵主(1968
6、-),女,在职博士研究生.是,用户若想获得源代码版的dw8051核需要花更多的钱购买.源代码的最大优点是用户可以自行修改芯第2期卢贵主等:基于IP核的嵌入式8051VHDL设计及FPGA实现·191·图1dw8051-core硬件结构Fig.1dw8051-corehardwarestructure核.但是,自行修改芯核需要花相当多的时间和精力.些芯片设计的工具显得更为重要.选用了Altera公司而且,修改之后,又可能会碰上时延方面的麻烦.考虑为了支持几百万门的APEXFPGA的开发而创建的到一般的设计人员选用芯核的目的是为了缩短产品QuartusII.它
7、能与领先的EDA厂家如Cadence、Mentor的上市时间,而网表形式的产品是把芯核纳入自己的Graphic、Synopsys等公司的设计工具相兼容.设计系统的最简便快速的途径,所以我们选用了在QuartusII的环境下打开dw8051-core.edf网表dw8051-core版作为本次设计的IP核.dw8051-core可文件,综合生成dw8051宏单元.从图1可以看出,电以利用Synopsys提供的CoreConsultant工具软件及路主要由以下几部分组成:CompilerII生成网表文件.dw8051-core宏单元的生成1)dw8051CPU
8、模块:主控制器模块通过控制总线[2]过程如下:接口模块及译码模块选
