资源描述：
《基于有限状态机实现全双工可编程uart》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第17卷第2期计算机技术与发展Vol.17No.22007年2月COMPUTERTECHNOLOGYANDDEVELOPMENTFeb.2007基于有限状态机实现全双工可编程UART曹会华,贺占庄(西安微电子技术研究所,陕西西安710065)摘要:异步协议是广泛应用于数据链路层的串行通信协议,文中基于该协议用VHDL设计了全双工可编程UART(Uni2versalAsynchronousReceiverTransmitter,通用异步收发器)。重点讨论了使用FSM(有限状态机)技术进行接收器和发送器两大核心模块的设计实现
2、,以及接收器能够正常工作的关键技术———倍频采样技术;此外本设计在采样的同时实现串并转换,它比传统的方法能少一个周期的时钟消耗。设计的UART在QuartusII4.0中通过了全部功能仿真。关键词:有限状态机;VHDL;UART;异步通信中图分类号:TN492文献标识码:A文章编号:1673-629X(2007)02-0053-03FullDuplexandProgrammableUARTBasedonFSMMethodologyCAOHui2hua,HEZhan2zhuang(Xi’anInstituteofMicro
3、electronicsTechnology,Xi’an710065,China)Abstract:Asynchronousprotocoliswidelyusedinserialcommunicationofdatalinklayer.AfullduplexandprogrammableUARTcon2tainingasynchronousprotocolisdesignedwithVHDLinthispaper.Mainlydiscussthedesignandimplementationofthetransmitte
4、randreceiverofUARTwithFSM,andthesampletechniquewithdoublefrequency.Itisthekeytechniquewhichmakesthereceiverworkef2ficientlyandcorrectly.Theconversionfromserialtoparalleldataisimplementedatthesametimewithsampling,andthuscomparedwiththetraditionalmethodaclockcyclei
5、ssavedindesign.ThefunctionsofUARTaresimulatedinQuartusII4.0successfully.Keywords:FSM;VHDL;UART;asynchronouscommunication0引言应用于时序逻辑电路设计中的建模技术,它在对时序随着VLSI技术的发展和电路复杂性的迅速提要求较高的系统(比如数字控制)设计中非常有用。数高,数字系统的设计方法发生了很大的变化,EDA技字系统控制部分的每一个控制态可以看作一种状态,术得到了飞速的发展。目前,基于EDA技术的芯片设与
6、每一控制相关的转换条件指定了状态的下一个状态计正在成为数字系统设计的主流,其中利用硬件描述和输出。根据有限状态机的输出与当前状态和当前输语言进行可编程ASIC设计是EDA技术的一个重要应入的关系,可以将有限状态机分成Moore型有限状态用。基于HDL的系统设计采用自顶向下的设计方法,机和Mealy型有限状态机两种。MooreFSM的输出只在更抽象的层次上把握并描述了系统的功能特性及电与有限状态机的当前状态有关,与输入信号的当前值路结构,具有设计周期短、设计成本低、易于修改、不受无关。与Moore机不同,MealyFSM的
7、输出同时与当工艺限制等特点。随着电路规模和复杂度的进一步增前状态和输入信号的当前值有关。但不管哪一种加,硬件描述语言愈显其优越性。FSM,都可以很容易地用VHDL实现并在现有的EDA众所周知,任何数字系统都可以分为相互作用的环境下综合出来。控制单元(controlunit)和数据通道(datapath)两部文中采用自顶向下[3]的设计方法,设计了该[1,2]分。数据通道通常由组合逻辑构成,而控制单元UART,探讨了利用VHDL描述可编程ASIC的方法,通常由时序逻辑构成,任何时序电路都可以用有限状通过分析UART的功能,
8、提出利用有限状态自动机来态机(FiniteStateMachine,FSM)来实现。FSM是一种描述UART核心控制逻辑的方法。收稿日期:2006-05-09作者简介:曹会华(1977-),女,湖南人,硕士研究生,主要研究方向1UART的设计为SoC和IP核设计;贺占庄,硕士生导师,研究员,主要研究方向为UART(通
