加法器功能测试及设计

《加法器功能测试及设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验三加法器功能测试及设计一、实验目的1、掌握全加器的工作原理]逻辑功能及应用。2、了解多种加法器型号的选择及功能。二、实验仪器设备与主要器件实验箱一个；双踪示波器一台，稳压电源一台。4位二进制超前进位全加器74LS283、74HC283；74LS00三、实验原理全加器是中规模组合逻辑器件，可实现二进制数据的加法运算，是计算机中最基本的运算单元电路。一位加法器有三个输入端、、，即被加数、加数及低一位向本位的进位，有两个输出端、，即相加的和以及向高一位的进位输出。全加器的符号图1所示。AnBnCn-1SnCn000000011001010011011001010101110011

2、1111图1图2本实验主要采用4位超前进位全加器74LS283逻辑符号如图所示四、全加器的功能1、用于数值运算，如习题1的图。2、可实现组合逻辑函数，完成4位二进制数向BCD码的转换。如习题3的图。3、还可以实现十进制加法的形式，如习题2的图。一、实验内容1、验证74LS283的功能，观察现象分析用4位全加器完成1位全加器或2位、3位全加器相加时电路应如何连接？进位输出的位置是否在C0处显示？将结果填下表中。解：电路图连接如下图经过观察得：完成1位全加器或2位、3位全加器时，其进位输出总是在比其高一位的输出中显示，只有在4位全加器运算时进位输出才在C0处显示。实验数据记录表全加

3、器位数输入进位与加数被加数和与输出进位CiA4A3A2A1B4B3B2B1S3S2S1S0C1位000010001001002位100100010010103位000110101100004位111000110001114位110010111000112、设计电路，完成1位十进制数的相加运算，实现2+3=5，4+6=10，7+9=16，用数码管显示结果，画出完整的电路图并记录数据解根据二进制与BCD码的关系得该电路的进位输出C为在此必须注意进位输出已不再是原来的C0而是C，这是这个实验的关键所在。电路图如下：数据记录表加法二进制码被加数二进制码二进制的和十进制的和进位00100

4、01101015001000110101010101111001100001611、连接BBCD码转换电路，将实验结果填入自拟表中，分析数据是否符合要求。解：电路图如下数据真值表如下二进制码数码显示器值000000001100102001130100401015011060111710008100191010101011111100121101131110141111152、设计一个将BCD码的8421码转换成余3码的电路，写出真值表及表达式，画出电路图。解：真值表如下BCD码余3码00000011000101000010010100110110010001110101100

5、001101001011110101000101110011100由卡诺图得得电路图如下：