ch12-1存储器及其接口

《ch12-1存储器及其接口》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第8章存储器及其接口本章学习目标:l掌握半导体存储器的分类、组成及组成部件的作用及工作原理、读/写操作的基本过程。l掌握SRAM、DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解DRAM刷新的基本概念。l掌握半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。l了解Cache的基本概念、特点、在系统中的位置。8.1.简介存储器就是用来存储程序和数据的，程序和数据都是信息的表现形式。按照存取速度和用途可把存储器分为两大类：内存储器（简称内存，又称主存储器）和外存储器。存储器的容量越大，记忆的信息也就越多，计算

2、机的功能也就越强。存储器的逻辑结构示意图138.1.1半导体存储器的分类1．RAM的种类：在RAM中，按工艺可分为双极型和MOS型两大类。用MOS器件构成的RAM，可分为静态RAM和动态RAM两种。2．ROM的种类：1）掩膜ROM；2）可编程的只读存储器PROM；3）可擦除的EPROM；4）电擦除的PROM；5）快速擦写存储器FlashMemory又称快闪存储器半导体存储器的分类8.1.2半导体存储器的主要性能指标（1）存储容量（2）存储速度（3）只读性（4）功耗（5）易失性（6）价格（7）可靠性8.1.3半导体存储芯片的一般结构13

3、译码方式:单译码方式,双译码方式8.1.随机存储器(RAM)8.1.1静态存储器SRAM六管基本存储电路单元138.1.1动态存储器DRAM8.2.只读存储器ROM,PROM,EPROM,EEPROM,FLASHMEMORY8.3.CPU与存储器的连接8.3.1CPU与存储器的连接时应注意的问题1.总线驱动能力2.时序配合CPU的时序与存储器的存取速度之间的配合.3.数据线的连接4.地址线的连接(1)全译码法(2)部分译码法(3)线选法5.读写控制线的连接CPU—M6.ROM与RAM地址分配8.3.2地址译码器1.74LS138译码器

4、1374LS138的真值表1.译码器的应用(1)数据宽度扩展(无译码器)用1024×1位的芯片组成1024x8RAM的方框图(2)单元数扩展(用地址线高位进行译码,用于选择芯片)用8K×8位的芯片组成64Kx8存储器方框图13(3)数据位宽度扩展,单元数扩展用256×4位的芯片组成1024x8RAM的方框图(4)1Kx4RAM芯片组成4Kx8存储器(线选法)13(5)1Kx4RAM芯片组成4Kx8存储器(部分译码法)(6)1Kx4RAM芯片组成4Kx8存储器(全译码法)131.PROM地址译码器2.PLD可编程译码器8.1.116位微

5、机系统中的内存储器接口/BHE,A0组合来选择2个存储体：偶存储体、奇存储体8.1.232位微机系统中的内存储器接口/BE0，/BE1，/BE2，/BE3，/MWTC组合选择4个存储体以决定进行8位，16位，32位操作。8.1.364位微机系统中的内存储器接口/BE0，/BE1，/BE2，。。。/BE7，/MWTC组合选择8个存储体。138.1.高速缓冲存储器Cache1.什么是Cache?2.为什么要用Cache?CPU—Cache—主M—虚M用多级的的存储结构解决价格—速度—容量的平衡。3．为什么用Cache可以提高CPU对存储器

6、的读写速度？程序局部性原理。8.1.1Cache工作原理1.Cache及主M地址组成的部分主存有n条地址线,主存容量为2n;把主存划分为大小相等的2m块,每块有2n-m(=2r)个单元。13Cache有p条地址线,主存容量为2p;把主存划分为大小相等的2c块,每块有2p-c(=2r)个单元;主M中的某一块放入Cache中的某一块中。块号的变换。如何替换？如何查找？如何映射？如何保持一致性？1.Cache的基本结构131.Cache的工作过程2.地址映像(1)全相联映射主M中的任意一块可以放入Cache中的任意块中。13CAM中保存块号

7、或主存中块的起始地址(=m00…0,其中有r个0)—标记。(1)直接映射主存中每一块只能装入到Cache中的唯一的特定位置。(2)N路组相联映射是全相联映射与直接映射的一种折衷方法。有N个Cache,主存的分为多个区(组)，区与Cache是全相联映射，同一区内不同块之间是直接映射。136．替换算法（1）近期最少作用算法(LRU)Cache每块一个计数器，命中计数器清0,其它计数器增1，最大值换出。（2）最不经常使用算法(LFU)Cache每块一个计数器，新块建立后，计数器为0,每访问一个，计数器增1，最小的换出。(3)随机替换13