基于千兆以太网的16路高速数据采集卡的设计与实现

《基于千兆以太网的16路高速数据采集卡的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、AthesissubmittedtoZhengzhouUniversityforthedegreeofMasterThe16一channelandHigh—speedDataAcquisitionCard’SDesignandImplementationBasedonGigabitEthernetByErqiangQinSupervisor：Prof．GuohengZhengPhysicalElectronicsPhysicalEngineeringSchoolMay2014学位论文原创性声明本人郑重声明

2、：所呈交的学位论文，是本人在导师的指导下，独立进行研究所取得的成果。除文中已经注明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的科研成果。对本文的研究作出重要贡献的个人和集体，均已在文中以明确方式标明。本声明的法律责任由本人承担。学位论文作者：嚣一：侈日期：尹，峪年‘月，)日学位论文使用授权声明本人在导师指导下完成的论文及相关的职务作品，知识产权归属郑州大学。根据郑州大学有关保留、使用学位论文的规定，同意学校保留或向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅；本人授权

3、郑州大学可以将本学位论文的全部或部分编入有关数据库进行检索，可以采用影印、缩印或者其他复制手段保存论文和汇编本学位论文。本人离校后发表、使用学位论文或与该学位论文直接相关的学术论文或成果时，第一署名单位仍然为郑州大学。保密论文在解密后应遵守此规定。学位论文作者：耘冯日期：7√妒年‘月一日摘要质量合格的核燃料棒是保证核反应堆安全稳定运行的关键因素。本课题所设计的基于干兆以太网的16路高速数据采集卡主要应用于新型核燃料棒无损检测系统中。数据采集卡要求同时采集16路输入信号在一定时间范围内的计数值，计数定时范围

4、为2009s～30s。定时时间和通信时间由上位机设置并且计数值暂存在采集卡中。满足通信条件后，通过千兆以太网将数据发送给远端计算机。板卡的运行控制由远端上位机通过千兆以太网发送指令来实现。设计中用EP2C5T144FPGA芯片实现了16个计数器用于对16路输入信号进行计数和一个32位的定时器用于控制计数时间。使用SDRAM作为数据存储器，采用乒乓存储的方式暂存数据。使用S3C440BOXARM芯片作为采集卡的核心控制器，负责数据的转存、计数器的控制、读写UO、发送数据和接收命令等，控制采集卡的协调运行。采

5、集卡和远端计算机的通信由AX88180干兆以太网控制器搭配88E1t11物理芯片来实现。本文基于VisualStudio2010集成开发环境和基于微软基础类库(MFC)，采用C++语言开发上位机应用软件，设计了人机交互界面，控制数据采集的各种操作和数据的接收。经过现场测试，本课题设计的数据采集卡速度快、丢包率小、网络传输稳定，性能指标满足设计要求。--关键词：数据采集卡FPGAARM千兆以太网AX88180AbstractAcceptablequalityofthenuclearfuelrodisthek

6、eyfactorofthenuclearreactorrunningsafelyandstably．The16·-channelandhigh··speeddataacquisitioncardbasedonGigabitEthemetcommunication，whichdesignedinthispaper,ismainlyusedinthenewnon—destructivetestingsystemforthenuclearfuelrods．Thiscardcouldcountthe16chann

7、elsinputsignalssimultaneouslywithinacertaintime，whichwasrangeof2009s-30s．Thecountingtimeandthecommunicationtimewassetbythehostcomputerandthecountvaluewasstoredintheboard．Whenreachthecommunicationtime，thecarduploadsthecountvaluetothecomputerviaGigabitEther

8、net．Thecardnmningwascontrolledbythecommands，whichweresentbytheremotehostcomputerviaGigabitEthernet．Thecarddesignedinthispaperwasdesigned16countersontheEP2C5T144C6FPGAdevice，forthe16channelinputsignals，anda32一bittime