欢迎来到天天文库
浏览记录
ID:33347125
大小:3.06 MB
页数:73页
时间:2018-05-24
《lecture14高速缓冲存储器》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、例代码1inta[3000][10];for(i=0;i<3000;i++)for(j=0;j<10;j++){sum+=a[i][j];}代码2inta[3000][10];for(j=0;j<10;j++)for(i=0;i<3000;i++){sum+=a[i][j];}代码1多次运行的平均时间为0.25ms代码2多次运行的平均时间为0.35ms逐行相加逐列相加课程结构计算机系统硬件运算器存储器主存储器辅存储器高速缓冲存储器高速缓存的目的理论依据工作过程关键问题地址映射替换策略虚拟存储器控制器总线输入输出软硬
2、件接口软件高速缓冲存储器主要内容高速缓存的目的高速缓存的理论依据高速缓存的工作过程关键问题主存与高速缓存的地址映射替换策略高速缓冲存储器高速缓存的目的高速缓存的目的CPU高速缓存主存外存高速缓冲存储器:容量小、速度快目的是提高CPU访问存储器的效率Cache-主存-辅存三级存储层次如图所示。Cache由SRAM组成,容量最小,速度最快;内存由DRAM组成,容量适中,速度适中;外存由磁表面存储器组成,容量最大,速度最慢;各层次中存放的内容都可以在下一层次中找到。补充:存储系统的层次结构主要内容高速缓存的目的高速缓存的
3、理论依据高速缓存的工作过程关键问题地址映射策略 (如何判断命中取决于映射策略)替换策略写策略一个例子问题:宿舍书架上有很多书,今天上课你是否会把整个书架都带教室中?如果我们不知道今天上什么课,但记得上周上了《计算组成原理》的第1章,《大学英语》的第2课,...。这周会上什么课、什么内容呢?高速缓存的理论依据程序访问的局部性时间局部性:如果一个存储单元被访问,则可能该单元会很快被再次访问,这称为程序访问的时间局部性。空间局部性:在一个较短的时间间隔内,CPU对局部范围的存储器地址频繁访问,而对此地址范围之外的地址访问
4、很少;设立高速缓存的理论依据是程序访问的局部性主要内容高速缓存的目的高速缓存的理论依据高速缓存的工作过程关键问题地址映射策略 (如何判断命中取决于映射策略)替换策略写策略高速缓存的工作过程问题1:如何判断命中?数据交换单位:cache与主存间:块;CPU与cache间:字。高速缓存的工作过程问题2:映射到哪里?高速缓存的工作过程问题3:替换谁?即留下谁?主要内容高速缓存的目的高速缓存的理论依据高速缓存的工作过程关键问题地址映射策略 (如何判断命中取决于映射策略)替换策略写策略0组1组012345670123关键问题
5、之一:地址映射(1)直接映射:主存中的每个块只能映射到高速缓存中某固定的行;特点:硬件简单、成本低、适合于需要大容量高速缓存的场合。0组1组01234567分析:CPU访问主存第5块的过程0123组标记1(1)直接映射50组1组组标记01234567分析:如果第5块已在高速缓存中,CPU又要访问第1块01231(1)直接映射缺点:高速缓存空间的利用率较低;组标记012345670123缺点:需要描述所有行,效率低;改进:组相联映射!(2)全相联映射分析:CPU访问第5块的过程5主要内容高速缓存的目的高速缓存的理论依
6、据高速缓存的工作过程关键问题地址映射策略 (如何判断命中取决于映射策略)替换策略写策略0组1组组标记0123456701231关键问题之二:替换策略对于直接映射,映射位置唯一,直接替换。组标记0123456701230组1组关键问题之二:替换策略对于全相联映射,有空闲行时,不需要替换组标记0123456701230组1组关键问题之二:替换策略对于全相联映射,无闲行时,由于映射位置不唯一,需要按一定策略从多个候选中选择一行替换。缓存共有R块主存共有S块S>>R主存块调入缓存主存块与缓存块建立了对应关系命中未命中主存块
7、与缓存块未建立对应关系主存块未调入缓存Cache-主存储器的技术指标Cache-主存储器的技术指标设执行一段程序时,Cache存储器完成存取的次数为Nc,主存储器完成存取的次数为Nm,Cache存储器存取周期为Tc,主存储器为Tm,则Cache存储器的技术指标为:①cache的命中率:H=Nc/(Nc+Nm)②两级存储器的平均访问时间:Ta=H×Tc+(1–H)×(Tc+Tm)=Tc+(1–H)×Tm③两级存储器的访问效率:e=Tc/Ta说明用0,1分别标记对应块中的内容是否有效开始执行程序时,命中率较低。Cach
8、e的容量和块的大小是影响Cache的效率的重要因素。通常用“命中率”来测量Cache的效率。Cache容量太小会使命中率太低;Cache容量过大会增加成本,而且当容量超过一定值后,命中率随容量的增加将不会有明显地增大。例CPU执行一段程序时,Cache完成存取的次数为5000次,主存完成存取的次数为200次。已知Cache存取周期为40ns,主存存取周期为1
此文档下载收益归作者所有