数电实验报告(新56学时)

《数电实验报告(新56学时)》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、河北科技大学实验报告级专业班学号年月日姓名同组人指导教师张敏实验名称实验二基本门电路逻辑功能的测试成绩实验类型验证型批阅教师一、实验目的1）掌握常用门电路的逻辑功能，熟悉其外形及引脚排列。2）掌握三态门的逻辑功能及用途。3）掌握TTL电路逻辑功能的测试方法。二、实验仪器与元器件1）数字电路实验箱1台2）集成电路74LS00四2输入与非门1片74LS86四2输入异或门1片74S644-2-3-2输入与或非门1片74LS125四总线缓冲门（TS）1片三、实验内容及步骤1．常用集成门电路逻辑功能的测试在实验箱上找到双列直插式集成芯片74LS00和74LS86。按图进行连线。测试各电

2、路的逻辑功能，并将输出结果记入表中。门电路测试结果ABY（00）Y（86）000110112．测试与或非门74S64的逻辑功能在实验箱上找到芯片74S64，实现的逻辑功能。真值表A0000000011111111B0000111100001111C0011001100110011D010101010101010113Y3．用与非门组成其他逻辑门电路（1）用与非门组成与门电路按图接线，按表测试电路的逻辑功能。根据测得的真值表，写出输出Ｙ的逻辑表达式。真值表A0011B0101Y逻辑表达式：（2）用与非门组成异或门电路按图接线，将测量结果记入表中，并写出输出Y的逻辑表达式。真值表

3、A0011B0101Y逻辑表达式：4．三态门测试（1）三态门逻辑功能测试在实验箱上找到三态门74LS125，将测试结果记入表中。（2）按图接线。将测试结果记录表中。真值表A0011B0101Y四、思考题如果将74S64的6脚、13脚所在与门的各输入端全部接高电平或悬空，那么与或非门还能工作吗？此时输出是什么状态？说明与或非门中多余与门输入端的处理方法。13河北科技大学实验报告级专业班学号年月日姓名同组人指导教师张敏实验名称实验三示波器的使用及门电路的测试成绩实验类型综合型批阅教师一、实验目的（1）掌握数字示波器的面板结构，学习其使用方法。（2）进一步学习数字电路实验箱的使用方

4、法。（3）进一步掌握TTL与非门的特性和测试方法。二、实验仪器与元器件1）数字电路实验箱1台2）函数发生器1台3）数字示波器1台4）集成电路74LS00四2输入与非门1片三、实验内容及步骤1．数字示波器的使用（1）示波器的自检信号的测量示波器的自检信号是一个1kHz的方波信号，其自检电压Vpp值大致在3.0-3.2V左右，观察示波器读数是否与标称值相符。校准信号数据记录1数字示波器“VOLTS/DIV”挡位CH11V波形垂直方向的格数测得的信号峰-峰值标准信号的平均（mean）值校准信号数据记录2数字示波器“TIME/DIV”挡位M500µs一个周期波形水平方向格数测得的信号

5、周期计算的信号频率13标准信号的频率1kHz（2）TTL连续信号高、低电平值及频率的测量先将TTL连续信号调为10kHz，再用示波器对其进行测试。1）高、低电平值的测量：读出高电平、低电平的电压值，记录结果。2）频率的测量使波形显示两个完整周期，读出波形一个周期所占的格数d，将格数与“TIME/DIV”的挡位值相乘，计算周期值T，周期的倒数就是频率f，f＝1/T。记录结果。电压峰-峰值、周期和频率测量数据示波器“VOLTS/DIV”挡位高电平垂直方向的格数低电平垂直方向的格数测得的TTL信号高、低电平值函数发生器输出频率10kHz示波器“TIME/DIV”挡位一个周期波形水平

6、方向格数测得的信号周期计算的信号频率3．观测与非门对脉冲的控制作用（1）观测与非门对脉冲的控制作用和反相特性1）实验电路如图所示，选择74LS00中的一个门按图接线。2）使函数发生器产生频率为1kHz的TTL信号，将其送入电路中作为输入信号，用示波器双踪观测输入信号与输出信号的波形，并将观察到的波形记录下来。注意相位关系。六、思考题试分析上图所示电路，当控制端为什么情况时允许脉冲信号通过，什么情况不允许信号通过？13河北科技大学实验报告级专业班学号年月日姓名同组人指导教师张敏实验名称实验四组合逻辑电路测试成绩实验类型验证型批阅教师一、实验目的（1）掌握组合逻辑电路的特点及一般

7、分析方法。（2）验证半加器和全加器的逻辑功能。（3）学习用集成门电路组成半加器和全加器。二、实验仪器与元器件（1）数字电路实验箱1台（2）集成电路74LS00四2输入与非门1片74LS20双4输入与非门1片74LS86四异或门1片三、实验内容及步骤1．用与非门组成半加器（1）电路如图所示。按逻辑电路图写出逻辑表达式。（2）根据逻辑表达式列出真值表并填写结果。（3）使用使用74LS00和74LS20按图接线，验证结果。ABYZ00011011半加器真值表逻辑表达式：2．用异或门和与非门组成半加器（1）电路