基于dvd应用的rs码译码算法优化及其vlsi设计

《基于dvd应用的rs码译码算法优化及其vlsi设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、西安电子科技大学硕士学位论文基于DVD应用的RS码译码算法优化及其VLSI设计姓名：张静波申请学位级别：硕士专业：电力电子与电力传动指导教师：戴显英20080101摘要RS(Reed—Solomon)码因其具有优良的纠突发错误和随机错误的能力，而被广泛用于数据传输和存储系统中。本文在研究RS码的理论和分析DVD标准的基础上，对算法实现、电路结构、流程控制等进行了优化，给出了一种基于DVD应用的全程流水线纠错纠删RS．PC译码器芯片的VLSI设计。该RS．PC译码器芯片的特点是全程流水线实现，面积小，速度快，纠错能力强，可纠错

2、和纠删，时序控制简单，电路实现简洁，并有较好的扩展能力。该芯片可对DVD数据在存储和读取中引入的错误进行纠错处理，也可作为IP核，用于DVD伺服控制芯片的设计和实现。本文提出的流水线处理的纠错纠删RS．PC译码芯片主要模块包括行RS(182，172)译码器、列RS(208，192)译码器和数据块缓冲管理器。在译码器的设计中，采用修正的欧几里德(ME)算法，并将其优化，降低了设计的复杂度，实现了能够同时纠错和纠删；采用三级流水线结构，使RS译码处理速度达到每时钟一个符号；采用模块复用的设计思想实现关键方程的求解，达到面积优化和

3、电路规整。在数据块缓冲管理器的设计中，采用一种基于二维数据重排的访问方式，实现高速高效的DRAM访问。在RS．PC译码器芯片的顶层，采用外接DRAM的缓冲管理器，实现全程流水线处理的RS．PC译码器，提高了译码的运算速度，达到RS．PC译码速度每时钟一个符号。本文在DVD标准的基础上，定义了RS．PC译码器设计流程；为验证采用的算法和产生的测试数据，设计了RS—PC编译码器的Matlab模型；采用VerilogHDL实现译码器芯片的电路硬件描述，同时进行了功能仿真与时序验证，并进行了FPGA实现。功能仿真与时序验证的结果表明

4、，该RS．PC译码芯片的设计满足预期的性能要求：处理速度达到每时钟译码一个接收符号；在纠错能力上：行纠错能力达到纠正5个错误或10个删除，列纠错能力达到纠正8个错误或16个删除；外接100MHz的SDRDRAM，可实现译码数据吞吐率40Mbytes／s，达到12XDVD的处理要求。关键词：RS码修正的欧几里德算法译码器VLSI设计^tlatlabAbstractRS(Reed-Solomon)codehasbeenwidelyemployedindatatransmissionandstoragesystemsowingto

5、itsexcellentcapabilityforcorrectingbursterrorsandrandomerrors．BasedontheresearchofRScodetheory,analysisofDVDspecification，andoptimizationimprovedfromalgorithm，thispaperpresentsafull-processpipelinedErrors·and—ErasurescorrectingReed-SolomonProduct-Code(RS—PC)decoder

6、schipforDVDapplication．Itfeaturesfull-processpipelined，hi曲-speeddecoding，highperformancecorrecting，simplenessofcontroltiming，succinctnessofcircuitimplementation，areaefficient，andwitllgoodextendcapacity．ItCancorrecterrors—-and·-erasuresintroducedintheprocessofstorag

7、eandrecoveryofDVDdataandalsocallbeusedasanIPcoreinthedesignofDVDservochip．ThemainmoduleoftheRS·-PCdecodereliiparetwopipelinedErrors--and--ErasurescorrectingRSdecodersandablockbuffermanager．TheRSdecoderfeaturesallarea—efficientkeyequationsolverusingamodifiedEuclidal

8、gorithm，whichreducedthecomplexityofthedesign．Basedonthemethodsofmodulesreuse，theproposedRSdecoderareveryregularandareaefficient．Usingthreestagepi