厦门大学电子工程系

《厦门大学电子工程系》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、厦门大学电子工程系课程设计说明书题目锁相环原理与应用专业电子工程班级04　电子学生姓名郑彦欣学生学号04140081指导教师彭佳屈2007年4月29日10目录第一部分锁相环的基本原理-------------------------------------------------------------------31.1压控灵敏度Ko的测量------------------------------------------------------------------------41.2同步带△fH，捕捉带△fP的测

2、量----------------------------------------------------------5第二部分PLL应用实验2.1PLL频率合成器实验--------------------------------------------------------------------------52.2PLL数字调谐实验------------------------------------------------------------------------------9第三部分实验心得-----

3、---------------------------------------------------------------------------1110锁相环原理与应用第一部分锁相环的基本原理一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控振荡器（VCO）和低通滤波器（LPF）三个基本电路组成（如下图）。图1实验原理及步骤实验采用低功耗、宽工作电源、集成度高的CMOS芯片。主要用CD4046，CD4046是工作在1MHZ以下的通用PLL产品，他广泛应用与计算机借口领域。如图2表示了CD4046的电路方框图V

4、CC图2CD4046简要介绍10引脚（16）是正电平接入端；（8）脚是负电源，在用单电源时接地；（6）（7）脚外接电容C1，（11）脚接外电阻R1，R1和C1决定VCO的自由振荡频率；（12）脚外接电阻R2，他的作用是确定在控制电压为0时的最低振荡频率；（5）脚为VCO禁止端，当（5）脚为加上“1”时，VCO停止工作，“0”时工作；（14）端是PLL参考基准输入端；（4）脚是VCO的输出断；（3）是比较输入端；（2）和（13）是PD1和PD2的输出端；（9）是VCO的控制端；（10）是缓冲放大器的输出端；（1）和（2）配

5、合可做锁定的指示；（15）是内设5V的基准电压的输出端。实验一PLL参数测试一、同步带△fH，捕捉带△fP的测量。实验方块如图4图4具体的方法是：用双踪示波器同时观察Vi和Vv的波形，并用频率计测量Vv的频率fv。先调节信号源频率fi

6、所对应的fi，记为f'i2。再反方向调节fi，使之逐步降低，直至Vi和Vv又重新刚刚进入同步状态，测出此时的fi，记为fi2，接着继续降低fi，直至Vi和Vv又重新脱离同步状态，测出此时的fi，记为f'i1。 如右图所示，环路的同步带和捕捉带分别为：ΔfH=f'i2-f'i1ΔfP=fi2-fi1实验中测出f'i2=134.22KHZ，f'i1=1.99KHZ，fi2=92.35KHZ，fi1=26.78KHZ由此可算的：ΔfH=134.22-1.99=132.23KHE，ΔfH=92.35-26.78=65.57KHZ

7、。第二部分PLL应用实验一，PLL频率合成器实验10频率合成器的基本原理如图6图6基本原理：当PLL进入锁定状态时，PD的两个输入信号的频率一定精确相等。否则LPF一定会产生一个电压改变VCO的振荡频率，最终使f.=Nfi。我们通过改变N就可以获得各种不同的精确的信号输出。一）1KHZ标准信号源的制作1.用CMOS与非门和4M晶体组成4MHz振荡器如右图7，有分布电容的存在，所以不用接电容，F1、F2、F3用的是CD4069。2，测CD4518的波形图如下：步骤:1，输入的CP信号(必须为CMOS信号);2，用示波器的频

8、道2调整到下降沿触发状态,固定测Q4,以其为示波器的同步触发源.3，频道1分别测试其他信号CP,Q1,Q2,Q3,它们的波形如下:CPQ1Q2Q3Q43，用2片CD4518组成一个4000分频器，也是1个四分频器，3个十分频器说明：从上面的波形图可以看的出来四分频器的输出可以从Q2脚输出，同时要把Q3脚和R脚相连，计