无线图像传输系统的研究

《无线图像传输系统的研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

分类号UDC簧级公珏学位论文题目：无线图像传输系统的研究研究生姓名学科专业名称研究方向论文类型申请学位指导教师姓名指导教师职称指导教师单位论文提交日期论文答辩日期：邱委华：信号与信息处理：航空电子信息系统：应用研究：工学硕士：张正吉张芝贤：研究员教授：中航工业沈阳飞机工业(集团)公司：沈阳航空工业学院：2009年12月24日：2010年01月03日沈阳航空工业学院2010年01月P。—I——r，，．‘-----l--- SHENYANGrNSTITUTEOFAERONAUTICALENGⅣEERINGTHESISFORMASTER’SDEGREERESEARCHOFWIRELESSIMAGETRANSMISSIONSYSTEMCandidate：WeihuaQlUSupervisor：Zhen自iZHANGZhixianZHANGSpecialty：SignalandInfomlationProcessingDate：Jan2010 原创性声明本人郑重声明：所呈交的学位论文是本人在导师的指导下独立完成的。除文中已经注明引用的内容外，本论文不包含其他个人或集体已经发表或撰写过的作品或成果，也不包含本人为获得其他学位而使用过的成果。对本文研究做出重要贡献的个人或集体均已在论文中进行了说明并表示谢意。本声明的法律后果由本人承担。论文作者签名：邱蚕_鼙如‘薛12．月 沈⋯航空I：业学院硕十学位论文摘要嵌入式技术、图像处理技术、无线通信技术的飞跃发展有力地促进了无线图像传输技术在工业、安舫、医学、军事及消费类电子产品中的广泛应用。当前无线图像传输系统的采集、处理部分有的基于嵌入式工控机，有的基于FPGA，有的基于专用芯片，有的基于DSP。图像无线传输有基于CDMA／EDGE网络的多信道捆绑无线视频服务器、便携终端；有的基于COFDM的无线视频传输设各；有的基于视频编码器+无线传输设备的组合方式等忆本文在研究了当前无线数字视频图像传输技术发展的基础J二．设计了一种低成本．性能适中、使用灵活，基于DSP+CPLD+无线收发模块架构的数字图像无线传输系统。通过浚系统完成图像采集、数字图像压缩和无线发送接收。系统采用T嗡司的C55x系列高速低功耗DsP完成图像数据的JPEGI五缩[21吼ⅪLINx公司的CPLDfFPGA作为圉像采集部分的主控器完成图像的采集，OmniVision公司的数字摄像头为后续处理提供图像数据，Nordic公司的nRF无线收发芯片完成压缩后图像数据的收发。系统中用高速SRAM实现图像数据的高速缓冲，同时系统还扩展了大容量的FLASH和SDRAM使该系统有足够的程序和数据存储空间以使其满足多种场合的需求。本文首先介绍了无线图像传输系统的应用背景和本课题的任务，然后对嵌入式图像采集系统的实现方法、图像压缩编码理论和无线传输技术进行了研究。在此研究基础上，结合系统设计要求，提出并重点论述了基于DSP的无线图像传输系统的硬件设计方法和图像压缩算法实现。最后在系统上完成了算法设计和优化并总结了系统存在的不足。实验初步结果表明浚系统架构设计可行，为以后无线图像传输系统的进一步研究打下了良好的基础。该系统具有体积小，性价比高等优点。相对于传统的无线图像传输系统，该系统其有更强的通用性和开放性．在硬件系统不作任何改动的情况下只须根据实际需要对部分软件进行相关修改就可以很好的满足不同场合，不同图像质量的需求。关键词：图像聚集：无线传输；DSP；JPEG：CPLD：VHDL 沈刚航空[业学院硕士学位论文AbstractTherapiddevelopmentofembeddedtechniques，imageprocessingtechniquesandwirelesscommunicationseffectivelypromotethewideHSCofwirelessimagetransmissiontechnologyinindustry，security，medicine，militaryandconsumerelectronictsCurrently，thedataacquisitionandprocessinginwirelessimagetransmissionsystemisbasedonembeddedIPC，FPGA，orDSPThewirelessimagetransmissionisbasedonmulti—channelvideoserverandportableterminalsofCDMA／EDGEwirelessnetwork，COFDMwirelessvideotransmissionequipmentortllecombinationofvideoencoder＆wirelesstransmissionequipment，etcAlow—cost，flexibledesignofwirelessimagetransnfszion3ysteinisproposedinthispaperThesystemisbasedonDSP＆CPLD＆wirelesstransmissionmoduleItcancompleteimageacquisition，digitalimagecompression，wirelesstransmittingandreceivingIttakesTIC55xhigh—speed，low—powerDSPtocompletetheJPEGimagecompletion，XILINXCPLD／FPGAasthemasterofimageacquisitiontocompleteimageacquisition，OMNIVISIONdigitalcameratoprovideimagedataforsubsequentprocessing．NORDICwirelesstransceiverchiptotransmitandreceivecompressedimagedataIItakeshigh·speedSRAMtoachievehi曲一speedimagedatabufferingItalsoexpandslarge—capacityFLASHandSDRAMsothatithassufficientprogramanddataqtoragespacetomeettheneedsofavarietyofoccasionsFirstly,theapplicationbackgroundandmaintaskareintroducedinthispaperThentherealizationmethodofembeddedimageacquisitionsystem，thetheoryofimagecompressioncodingandwirelesstransmissiontechnologiesaredisscusedBasedonthedesignrequirements，ahardwaredesignmethodof"ⅣirelessimagetransmissionsystemisproposedFinallythealgorithmandalgorithmoptimizationtirecompletedinthissystemandtheshortcomingsofthesystemare$1lmrflanzedPreliminaryexperimentalresultshowsthatthesystemarchitectureisfeasibleItlaysafoundationforthefurtherresearchofthewirelessimagetransmissionsystemIthastheadvantagesofsmall，highperformance—priceratio，etcComparedwithtraditionalwirelessimagetransmissionsystem，ithasstronggeneralityandopennessThesystemcallwellmeetdifferentoccasionsanddifferentrequirementsonlybymodifyingthesoftware 鲨型堕笙!：些堂堕堕1．兰!i堡苎Keywords：ImageAcquisition；WirelessTransmission：DSP：JPEG：CPLD：VHDL 沈刚航空【：业学院硕十学忙论文第1章1I目录绪论⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．1课题的背景及意义1．2图像无线传输系统的发展现状l3l4第2章2I2324第3章3l【2I现有的无线传输系统⋯⋯12．2现有的图像采集处理系统⋯2论文的研究目的及主要工作⋯3论文的章节安排⋯⋯4无线图像传输系统的总体方案设讣系统Tr发流程和架构的设计方案本章小结无线图像传输系统的硬件设计f{{『端图像采集子系统的硬件设计⋯611123】1IME9650FSE01镜头模块及接口电路123I2时序逻辑控制芯片的选型14313图像解码芯片接12电路15314帧存储器芯片的简介及接u电路殴计16315图像采集子系统的原理图183．2图像压缩处理予系统的硬件设计193．21处理器选择及硬件设计193．22系统外部存储芯片的简介及接I]电路设计⋯253．3图像正线传输子系统的硬件设计283．31nRF24L01无线传输芯片293．32nRF24L01与DSP的电路连接⋯一293．4_圭控站处理器与PC机的琏接⋯3069●计计～没设图案案捱方方体件件整硬软的统统统系系系 沈m航空r>ll,学院碗寸=学恬论文35图像无线传输系统的硬件平台制作⋯303．51硬件平台的设计制作流程⋯30352原理图的绘制和PCB的制作⋯⋯313．6本章小结⋯⋯⋯～32第4章无线图像传输系统的软件设计与实现⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．3341软件的总体设计⋯334．2前端图像采集子系统程序设计⋯34421ISE91i和Modelsim60集成丌发环境⋯⋯344．22CPLD设计流程⋯⋯⋯34423图像采集控制寄存嚣设计及其CPLD实现⋯354．24SCCB接口驱动模块的设计实现．．364．25rru—RBT656标准视频信号分析⋯394．26图像数掘采集存储程序设计⋯394．27FLASH扩展和DSP自启动程序设计⋯404．3图像JPEG压缩算法与DSP移植⋯⋯444．31JPEG图像压缩技术一“4．32DMA实现图像数据分块算法474．4无线通信模块的程序设计⋯49441模拟SPI口的程序设计⋯⋯494．42nRF24L01工作流程和数据传输程序设计⋯5】4．5PC机端的图像显示程序设计⋯5446本章小结⋯⋯⋯⋯54第5章系统调试与实验数据分析⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．s55l系统基本电路的调试⋯⋯555I1电源、时钟电路、JTAG接口的调试⋯555．】2外部存储器的调试⋯555．2图像采集部分的调试⋯565．3JPEG压缩程序的调试⋯⋯⋯⋯57 沈刚航空1．业学院硕士学位论文结论⋯附录I附录II附录Ⅲ参考文献致谢电路原理图部分⋯．PCB图⋯⋯⋯⋯⋯⋯。最终实物图⋯⋯⋯．．攻读硕士期间发表(含录用)的学术论文⋯⋯⋯⋯．⋯。636566687071船站试～调～的～一分～部试析发调分收的能线体性无整的像统统图系系456i 沈刚航空r业学院硕七学位论文第1章绪论1．1课题的背景及意义随着数字化时代的来临．数字图像处理技术和无线通讯技术得到了迅猛发展，图像无线传输技术在国防、监控、海关、交通、会融、民用消费品等领域具有广泛应用。尤线通信技术因其免去了使用实体接线．为生活带来诸多便利，因此受到广大消费者的青睐，其中短距离无线通信技术作为无线通信的一个发展趋势越来越受到人们的关注¨】。数字图像信息及其处理技术正在发挥着越来越重要的作用，在人们生活中的地位也将越柬越高。然而以图片抓取为主适于走进家庭的中低端图像无线传输产品或消费电于类产品几乎没有。本课题的主要目的就是研究一种适合家庭和临时场所使用的中低端低价位图像无线传输系统。其用途广泛，可以用于现有监控系统的有效补充，也可咀用于个人电子消费品等等。1．2图像无线传输系统的发展现状图像无线数据传输一直是人们关注的热点应用技术之一，因其使用方便灵活而被广泛应用。图像无线传输系统关键技术在于图像的无线传输技术和采集压缩技术。1．2．1现有的无线传输系统(1)利用蓝牙技术实现的短距离无线数据传输“蓝牙”技术是由世界著名的5家大公司——爱立信(Ecrissno)、诺基亚(Nokia)、东芝(Toshiba)、图际商用机器公司(IBM)和英特尔(Intel)联合宣布的一种无线通信技术。它是一种无线数据与语音通信的开放性全球规范，其实质内容是为固定设各或移动设备之间的通信环境建立通用的无线电空中接I](RadioAirlterfaee)，将通信技术与计算机技术进一步结合起来，使各种3c设备在没有电线或电缆相互连接的情况下．能在近距离范围内实现相H通信或操作。(2)利用GSM[回络以GsM形式传输数据的无线数掘传输GSM系统是目日口基于时分多址技术的移动通信体制中比较成熟、完善、应用最广泛的一种系统，但是它只能传输文本文件。当短消息寸l心数据繁忙叫，容易造成信息阻塞 沈m航空I业学院碗十学俺论文和丢失，不能保证实时收发信息，而且每发一次短信都需要收费，长期使川，赞用较高。(2)利用GPRS网络的无线数据传输GPRS"J，G朗ermPacketRadioService的英文简称，中文为通用无线分组业务，是一种基于GSM系统的无线分组交换技术，提供端到端的、广域的无线IP连接。通俗地讲，GPRS是一项高速数据处理的技术，方法足以“分组”的形式传送资料到用户手上。(3)利用专用无线数据网络实现的无线数掘传输专用无线数据刚络基站设备投资并不大，无需值守和维护人员。单基站的有效覆盖半径在中小型城市及无高山阻挡地区可达30公艰以上．大型中心城市，因高楼密集对电波忙输产生多径和衰落，有效覆盖半径可达15公瞿左有．通过多个基站联网同步，实现大区域覆盖．大大扩展了无线专网的覆盖范围。目前的专用无线数据网络设备基本上都是采用常规调频电台加Moderrl的方式实现的。电台工作于230MHz、800MHz数据传业务频段萃[1350MHz、800MHz集群业务频段。(4)利用无线数据传模块的无线数据传输随着射频技术的发展，无线数据传输芯片尺寸越柬越小，功能也越来越齐全，再加上辅助元件后在性能上更加优越，传输距离更远，信号的稳定性更高，传输速率更快，硬件实现简单，抗干扰能力强，特别适合工业控制场合。无线数据传模块有以下特点：◆适用于低速的图像传送：◆可实现性较高，而且可以配合实验室现有设备进行相羌实验测试：◆成本较低．且实现内部网络的无线通信，适用于短距离；另外还有zlgBee，UWB．Wi—Fi．NFC等短距离无线传输系统17]。1．2．2现有的图像采集处理系统图像已成为多媒体技术巾最为重要的数据类型。图像的处理与分析技术已发展成为现代信号处理技术中争门的分支学科。由于图像信息丰富、数据量大．因此，为了满足实际应用需要，有必要对图像数据进行压缩处理。图像压缩的目的是把较大的图像数据量用尽量少的字节表示，用米传输和处理，并目在对图像复原显示时取得较好的显示效果。到Tso年代未90年代初，随着多媒体技术和周特网技术的出现，如何有效地组纵、存储、传输和恢复图像数据，既探索更有效、更高压缩比的图像压缩技术，成为现代信—————————————————————1————————————————————一 沈m航空1：业学院硕士学位论文息处理技术中关键任务之一口】。现有的图像采集处理系统主要有基于Pc和基于嵌入式两种：(1)基于PCUL的图像采集处理系统摹于Pc的图像采集系统该系统主要包括摄像机、采集骨和通用Pc机三部分。采集卡插在通用Pc机的Pc插槽上，摄像机通过电缆线和采集卡相连．通用Pc机是采集核心，得到原始的图像数据后。转化成我们所需耍的图像格式，最后利用通用Pc机强大的软、硬件资源和高速的处理能力对图像进行处理。(2)基于嵌入式的图像采集处理系统嵌入式数字视网像处理系统的实现方式多种多样，有的基于L控机，柯的肇干FPGA．有的基于专用JE缩芯片，有的基于DSP。其中咀DsP为核心的视频处理系统中，图像采集的方法通常义可以分为两大类：自动的图像采集和基十DSP的图像采集。1．3论文的研究目的及主要工作本课题定位于基于DSP的数字图像获取、压缩处理和无线传输。数字圈像的获取就是要把模拟罔像信号转换为适合数字设备处理的数字图像信号，这一过程包括摄取图像、光电转换及数字化等几个步骤。目前摄取图像可以使用CCD、CMOS、CIS等图像传感器或摄像设备。模拟视频信g-的数字化是由视频解码器(VideoDecord)转换为各种格式的数字信号．因此研究视频解码器的工作原理和使用，以及各种数字视频格式标准是本课题的又一内容。从解码嚣获得的数字图像数据具有非常大的数据量和很高的数据率，与普通嵌入式系统小数据量数据传输通常采用的程控FO方式不同，数字圈像数据的内部传输多采用DMA(DirectMemoryAccess)方式f9]。DMA方式可以在不需要CPU干预的情况下进行高速的数掘传输，速度快．开销小。为了避免视频数据流|圭时问r_用DSP的存储器接口，影响DSP的其它操作，必须设计视频数据的缓冲机制，图像数槲的缓冲机制又有多种方式，图像数据的缓冲使用何种机制更是本设计要回答的问题。DSP处理视频数击：；_}的过程中，经常要暂存一帧或几帧l到像，存伸如此大量的数据要使川成本低、高速、大容量的存储器。此外系统中还包括非易失性的程序存储器Flash，数据输入和输出端口同样要占用存储器映射空『日J，如何使这些存储器接口协调致地运行，获得最高的数据传输效率，是本设计必须解决的问题。 沈RI航空『一业学院硕士学竹论文系统中的视频解码器、缓冲存储器、DSP、帧存储器等功能单元都不是彼此独立运行的，需要通信和同步，各器件间的时序配合经常要精确到纳秒量级，这样高速严密的互联需要用速度快、延迟精确的CPLD来完成。CPLD的逻辑功能可以用硬件描述语击设计，一片CPLD可以完成多种逻辑功能，使用CPLD可以大大简化系统的蠼件结构。因此本课题要求掌握CPLD(I!J没计和时序优化技术。在系统中OSr'是控制核心，它通过软件控制片上外围接口向片外器件发出控制信号，因此本课题必须设计DSP控制程序．掌握DSP驱动程序设计技术。系统的硬件设计解决了数字图像的获取问题。数字数据的数据量巨大，卣接进行无线传输和存储都是不可能的，在不同的应用中对数据还有不同的处理要求，DSP应用于数字图像压缩系统中的价值『F在于此。由于DSP的可编程性和强大的处理能力，uJ以片j软件高效地实现对图像的压缩、编解码．完成诸如图像增强、图像复原、图像重建、图像识别、图像理解等各种图像处理任务。这样在一个公共的硬件平台上，通过"发不问的软件就可以构成各种功能的图像处理系统．这种灵活性和低成奉特性是基]--ASIC芯片等硬件实现方案不可比拟的。不论何种应用，通常都需要进行罔像的压缩编码，因此．串=课题还将重点研究基本的图像压缩算法JPEG。系统最终是将获取的数字图像进行无线传输，因此要对无线传输模式的选择和应用进行分析学习。本课题的主要研究内容总结如下：(1)数字视频格式，视频解码器工作原理；(2)数字图像采集系统的方式选择和软、硬件设计：(3)数字图像压缩处理系统的方式选择和软硬件设计；(4)图像数据无线收发的实现：(5)各个子系统之问的协调逻辑处理。1．4论文的章节安排论文挺分为矗章：第l章主要介绍了泼课题的的背景、意义及发展现状，最后介绍了尝论文的主要研究目的和主要工作。第2章为系统的总体方案设计选择，对系统的功能做了简要介绍，分析丁现有方案 沈口f航空II业学院硕士学位论文的优缺点．然后根据课题要求确定本课题的设计方案，并给出了系统的软硬件设计框图。第3章为系统的硬件设讣，介绍了前端图像采集子系统、图像压缩处理子系统和无线通信子系统的硬件设计，给出各个子系统的硬件电路设计过程，最后介绍了本系统的硬件平台制作以及在制作过程中的注意事项和一些技巧。第4章为系统的软件设计，介绍了系统终端图像采集驱动、无线发送模块的驱动醴计，JPEGI习像压缩算法的DSP移植与实现和DsP的硬件资源,DMA在JPEG压缩算法中的应用，以及图像的接收与显示。第5章为系统的调试与数据分析，首先介绍系统的基本电路调试，然后对系统的三个子系统进行了分别调试和总体调试并对结果进行了分析和总结。 沈目1航空I：业学院顶十学似论文第2章无线图像传输系统的总体方案设计系统方案设汁主要是根据设计要求进行系统构架设计。本课题主要分为三部分：图像采集，图像压缩，以及图像无线传输。方案设计依据用最小的费用完成最大功能的原则-该原则贯穿于整个系统的硬件、软件设计和调试。在这个原则的基础上，系统设计兼顾通用性和升级改进。2．1系统开发流程和架构的设计方案以DsP为核心的系统设；I般由5个阶段构成：需求分析、体系结构设计、硬件／软件设计、系统集成和系统测试。其系统丌发流程如图2．1所示。圈2l系统开发流程2．2系统硬件方案设计系统硬件方案的设计主要分为三部分，图像采集部分方案的设计，图像压缩部分的 沈RI航空l：业学院碗lj学俺论文广尹 沈目i航空1．业学院硕士学位论文性，是目6U研究的一个热点方向。本文选择对所获取的图像数据用DSP实现软件压缩处理．图像压缩子系统的的系统框图如图2．3所示：图20图像压缩子系统原理框图图像无线传输子系统的方案选择蓝牙技术最大的好处，就是能够取代传输线。蓝牙技术也有不足之处，那就是它的传输距离在10m一10嘶之『白】，传输距离较短，不便于远程图像的传输．而且价格不菲。GSM技术其短信息系统以其快捷方便的特点拥有广泛的用户，同时‘也为远程监控提供了一种新的技术手段。但是这样的系统有明显的缺陷，那就是短消息的长度有限160个字符的限制，并且只能传输文本文件。当短消息中心数据繁忙时，容易造成信息阻塞和丢失，不能保证实时收发信息，而且每发一次短信都需要收费，长期使用，费用较高。GPRS是分组交换技术，相对原来GSM的拨号方式的电路交换数据传送方式，具有“实时在线”、“按量计费”、“快捷登录”、“高速传输”、“自如切换”的优点该网络是按照用户接收和发送数据包的数量来收取费用，即按流量计费，长期使用，费用也比较高[”。无线网络传输技术，由于许多场合都在使用无线电台进行数据传输。使用电台常常遇到许多困难，主要表现在：(1)产品硬件设备成本高昂，一次投入较大。(2)维护费用高。商用电台工作功率大．货源复杂等都导致商用电台故障频率较高，另外其人工维修费用也比较高。根据以上各个无线佶输技术的特点和本课题的设计要求，本系统设计方面采用无线 沈月f航空1．业学院硕+学位论文发射模块实现图像数据的无线收发。2．3系统软件方案设计本系统采用DSP为核心芯片对整个系统进行智能化控制，软件是整个系统的灵魂。本系统的软件主要包括四大块：图像采集子系统的的驱动程序设计，JPEG图像压缩算法的C语言实现并在DSP中实现移植，图像无线传输模块的驱动程序设计．中断服务子程序的设计。至于各大块的设计流程分别在各功能块的调试音B分进行讲解。图像压缩算法目前图像的压缩算法有多种，主要有静态图像压缩算法和动态图像压缩算法：◆静态图像压缩中常用的有JPEG和JPEG2000。◆动态视频的算法相对较多，VCD用MPEG．1，DVD用MPEG．2，视频会议常用H261．压缩比更高一些的是H263和MPEG-4，最新一代的算法是H264和微软的WMV9，用于新一代HD．DVD及蓝光光盘上。JPEG(JointPhotographicExpelsGroup)㈣’㈣是联合影像专家小组的缩写，其中“联合”的含意是指国际电信电报咨询委员会(ConsultativeCommitteeoftheIntemationalTelephoneandTelegraph，简称CCITT)和国际标准化组织(ISO)联合组成的一个图像专家小组。JPEG图像压缩算法是国际上彩色、灰度、静止图像的第一个国际标准，它是一个适用范围广泛的通用标准，它不仅适用于静止图像的压缩．也适用于电视图像序列的帧内图像压缩。其目的是为了给出一个适用于连续色图像的压缩算法．使之能满足以下要求：(1)达到或接近当前压缩比与图像保真度的技术水平．能够覆盖一个较宽的图像质量等级范围，能达到“很好”到“极好”的评估，与原始图像相比．人的视觉难以区分。(2)能适用于任何种类的连续色调的图像，且长宽比都不受到限制，同时也不受限景物内容、图像的复杂程度和统计特性等。(3)计算的复杂性是可以控制的。JPEG算法，具有以下4种编码方式：(”顺序编码：每一个图像图像分量按从左到右，从上到下扫描，一次扫描完成编码。 沈阿1航空1：业学院硕士学{t论文(2)累进编码：图像编码在多次扫描中完成图像是多次扫描由粗糙到清晰的累进过程。(3)无失真编码：无失真编码能保证解码后压缩比低于有失真压缩编码方法。累进编码传输时间K，接收端收到的完全精确地恢复源图像的采样值，其(4)分层编码：图像在多个空问分辨率进行编码。在信道传送速率慢，接收端显示器分辨率也不高的情况下，只需要做低分辨率图像解码。随着多媒体技术运用领域的扩大以及人们对图像质量的更多需求，联合影像专家小组在JPEG标准基础上又提出TMobileJPEG(M—JPEG)和基于小波技术的JPEG2000M—JPEG是具有动态效果的JPEG标准，根据人眼视觉原理，只要保证每秒25帧的图像速率，图像就是连贯的。JPEG2000在保证失真率低和主观图像质量优于现有标准的条件下，能够提供对图像的低码率的压缩【m。无论哪种压缩算法，其压缩率与原始图像数据的分布特点密切相关，没有哪一种压缩算法的效率针对任何图像数据而言，能够高于其他算法，而且一般情况下，压缩效率比较高的算法，其具体的演算过程则相对要比较复杂，从而需要更长的时间进行转换编码操作。这使得多种算法的并存成为可能和必要。系统设计选择J'JPEG最常用的顺序模式——基线系统(Baseline)算法，并用DSP实现软件压缩算法。JPEG算法是第一个图像国际压缩标准算法，其所依据的数学理论以及编码技术是大量图像压缩处理技术的基石㈣。无论是现今倍受欢迎的数码相机、数码摄像机、照相手机还是未来几年将取代模拟电视的数字电视，它们所运用的图像处理技术都是以JPEG算法为基础发展起来的。同时，JPEG算法硬件实现的成功率较高。冈此采用JPEG算法是比较适合的。综合以上原因，选择JEPG算法作为系统的图像压缩算法是经济的、实用的、可功【的。系统开发环境和仿真工具本系统要完成对图像压缩算在DSP上进行硬件仿真，图像采集部分的逻辑控制程序的综合设计和硬件平台的制作需要相关的设计丌发软件，因此选择适合自己的设计软件也显的非常重要。TI早期的开发软件是CC，版本是410．分四个系列．可以安装在同一台计算机上，现在仅在特定的几个DSP上使用。随后的开发软件CCS(CodeComposerStudio)㈣。【删， 沈阳航空川k学院硕士学竹论文目前常用版本是221，分三个系列，2000、5000、6000，可以安装在同^台计算机上，可以支持目6U大多数常用DSP芯片的丌发。最新的版本为3．3，可以支持除3000系列以外的所有DSP芯片开发。TI公司最新推出的几款芯片(例如672x等)必须用33版本丌投。CCS软件集成丌发环境提供了配置、建立、调试、跟踪和分析程序的L疑，它便于嵌八式信号处理程序的编制和测试，它能够加速丌发进程，提高工作效率。与TJ早划的丌发环境相比利jj{CCS能够加快软件开发进程，提高工作设车。2．4系统的整体框图经过总体方案选择。软、硬件方案选择以及对系统通信方案选择的深入分析．系统设计成型，具体原理框图如图24所示：图20系统蟓理框图系统工作流程如下：从cMOs摄像头捕捉到的图像经解码芯片完成数模转换，山CPLD控制写入片外高速大容量SRAM储存，直到一帧图像存储完毕，CPLD交Hj总线。此叫，DsP从sRAM读出图像数据流进行压缩处理。压缩后的数据流经无线收发模块进行图像无线传输。2．5本章小结在这章里．论文对系统的总体设计、硬件、软件以及通信方案选择做了比较详细的分析和阐述。最后给出了系统的酷计方案并给出了系统的总体框图。 沈辟]航空T业学院硕士学位论文第3章无线图像传输系统的硬件设计系统的硬件设计是根据系统的总体方案，完成各个子系统的器件选型及电路设计，实现各个功能予系统，并根据子系统删的数据传输特点，完成各子系统接口电路的连接和系统的硬件电路设计。本系统硬件电路的设计包括前端图像采集子系统的设计、图像压缩处理子系统的设计、无线通信模块的设1：1。和电源管理系统的设计。3．1前端图像采集子系统的硬件设计前端图像采集子系统以)(ilinx公司xc95144系列的xc95144一TQl44在燃CPLD芯片为核心[211，采用Omini公司的视频A，D芯片0v9650，将视频模拟信号转换成数字信号，经由控制器CPLD将数字信号存入片外高速大容量SRAM。DSP芯片可以根据实际需要进行图像处理压缩。OV9650视频芯片则可以对其进行软件编程．控制行像素采集数目，可以根据实际需要配合CPLD进行场延迟，自山获取大小不同、分辨率不同的图像。3．1．1IME9650FSE01镜头模块及接口电路本系统的图像信号来源于前端的摄像头。现在的摄像头种类很多，按照器件的种类可以分为CCD(电荷耦台器件)模式和COMOS(K)b型金属氧化物半导体)及cIs(接触式图像传感器)3种图像传感器。摄像头的选择，直接关系到后续接12电路的复杂程度。接触式图像传感器获取的图像质量不如CCD和CMOS，并且存在磨损现象。CCD与CMOS传感器是数字图像采集系统中普遍采用的两种图像传感器．它们都是利用感光二极管进行光电转换，将图像转换为数字数据。CCD传感器技术成熟、图像噪声小但制作工艺复杂，与标准工艺不兼容，且需要较高电压供电，芯片功耗大，目前多在高端数码产品中应用。CMOS传感器采用CMOSI艺。可以把图像采集单元和信号处理单元集成到同一块芯片上．园而集成度高、功耗低、使用方便．且具有价格上的优势。目自口cMOs图像传感器已经实现直接数字化输出。本系统选用美NOmnision公司外发生产的cMos图象传感芯片OV9650，它最大提供SXGA(1280×1024扮辨率的图象摄入和处理功能Ⅲ1。此款芯片可以将采集到的图象以 沈刚航空刖L学院硕士学位论史全图方式、局部方式或抽样子图方式输出，且提供多种输出格式。OV9650芯片采用CSP-28BGA封装，可以采用SCCB总线进行配置编程。OV9650芯片提供的主要功能：◆低照度下的高灵敏运行：◆低工作电压，适用于嵌入式应用：◆标准SCCB接口：提供SXGA，VGA，QVGA，QQVGA。CIF．QCIF，QQCIF和窗口输出，同时可以用多种输出格式：RGB，RGB(4：2：2)．YUV(4：2：2)和Ycber(4：2：2)：◆自动图象控制功能；自动曝光控制(AEc)，自动增益控$ffAGC)，自动白平衡fAWB)，自动带通滤波(ABF)和自动黑电平修IT．．(ABLC)：◆图象质量控制：色彩饱和度、色调、照度、锐度l边缘增强的)、镜头修币、去除自斑、消除噪声和50／60Hz亮度检测：其相关的控制寄存器见相关技术文档【22】。其内部功能模块如图31所示：slo_c$10D图3,1OV6S0内部功能模块示意图其管脚示意图如剽32所示。IME9650FsE0l镜头模块是将ov9650芯片和一些必要的周边器件连同镜头封装在起的组合产品，使使用者便于在产品匕采用而不必关心镜头、BGA焊接等一系列复杂 沈刚航空T：业学院硕十学位论文问题，其接口也非常简单易用。图3．2OV9650管脚示意图3．1．2时序逻辑控制芯片的选型经过几十年的发展，全球各大开发商和供货商都开发出了多种可编程逻辑器件。比较典型的就是Xilinx公司的FPGA器件和Altem公司的CPLD器件系列，他们开发较早，占有大部分市场。以卜两家公司占有了全球60％以E的市场份额，他们共同决定了PLD技术的发展方向。其它供货商还有Lamce，Actel，Quicldogic，Lucent'等等川。Xilinx公司是FPGA的发明者，也是全球最大的可编程逻辑器件的供应商之一。产品种类较全，主要有：XC9500／4000，Coolrunner(XPLA3)．Spartan，Virtex等："发软件为Foundation和IsE。ISE(IntegratedSystemConfiguration)提供从设计输入、仿真、编译、柿局布线和下载的全程功能。XilinxCPLD系列器件包括XC9500系列器件、CoolRunnerXPLA和lCoolRunner-II系列器件。XilinxCPLD器件可使用Foundation或ISE丌发软件进行丌发设计，也可使用专f1针对CPLD器件Ijc]Webpack)]。发软件进行设计。其中XC9500系列器件分XC9500．5V器件、XC9500XL-33V器件和XC9500XV-25V器件3种类型，XC9500系列可提供从晟简单的PAL综台设计到最先进的实时硬件现场升级的全套解决方案。表I1和表I2则分别列出Txc9500、XC9500XL嚣件的封装和uo引脚数。其中FCNT代表16位计数器操作频率．FSYS表示一般目标系统设计中生成多重功能块所需的内部操作频率‘“I。本课题选用XC95144XL完成以下功能：一——————————————————————i—————————————————————一 沈Wl航空l：业学院硕十学他论文(1)完成剥BT656格式的数字码流解码，并顺序存储到存储区。包括提取码流中的同步信号、行起始和结束信号、取出亮度(Y)信息、色度信息。(2)产生必要的逻辑控制和时序，将解码得到的亮度数据发送到存储区存储。表11XC9500系列器件特征(3)实现SCCB总线接口。(4)在DSP需要读取状态和图象数据时，产生必要的逻辑控制和时序，将数据从存储区读取并发送给DSP。(5)完成外部FLASH存储器的扩展(6)在DSP写状态控制寄存器时，将状忐信息存储到相应控制寄存器。根据控制寄存器中参数，控制工作状态。本系统的CPLD设计采用在系统编程。XC95144XL器件通过一个工qk标准的JTAG接H(IEEESTD1149l1990)柬实现在系统编程。编程结束后通过编程电缆(ByteBlaster)F载到芯片内。ByteBlaster并行下载电缆25针阴性插座连接着Pc并行端lI，lo针阴性插座连接到电路板上的电路中。在边界扫描测试模式下，器件需要使片j4个管脚：TDI(iⅢ0试数据输入)，TDO(删试数据输出)，TMS(测试模式选择)，TCK(洌U试时钟输入)，其管脚定义如幽33所不。3．1．3图像解码芯片接口电路 沈m航空l。业学院硕士学f#论文OV9650芯片产生的同步信号和状态信号与控制芯片XC95144XL相接，即把场同步信号GN。TcK图3．3SlAG接口管脚定义图VREF、行同步信号HREF、片选信号cE、像素叫钟信号PCLK、数字图象信号Df9：21管脚连接至UXC95144XLL，以便xc95144xL获知各种采集信息。同时又要将sccB时钟线S10一C、SCCB数据线S10一D与XC95144XL相接以便x,Jov9650芯片进行编程配置，本设计中采用软件模拟。接口电路原理图如下所示：HREF—PCLK：．SlO腰～SIOC—XC95144XL镜头模组D[2：71：。‘：’图34镜头模组接1：3电路原理框图系统采用逻辑控制芯片xc95144完,戎rru．656格式的图像解码和地址泽码，提取码流中的同步信号、行起始和结束信号、亮度(Y)信息，去除色度信息等，爿Ⅻ颐序存储到存储区。设计全局控制寄存器(GcR)、状态寄存器(sR)、数据寄存器(DATAR)和sccB总线控制寄存器(sccBR)等．通过DsP总线对相关控制寄存器进行按位操作和参数设置，产生必要的逻辑控制和时序。通过CPLD将解码得到的亮度数据发送到存储区存储或将数据从存储区读取并发送给DSP。图像存储芯片用于存储图像解码亮度数据．其容量为64K字，通过DSP的读写CPLD@的控制寄存器，实现对其复位和读写控制．存放一帧的图像数据信息。3．1．4帧存储器芯片的简介及接口电路设计OV9650可以进行视频图像信号的采集，输出高速的数据码流，而DsP对外围设各的习司习圈 沈刚航空J一业学院硕士学位论文数据读取速度相对较慢，与Ov9650的码流输出速度不匹配，如果直接山DsP读入OV9650芯片输出的图像数据，将严重影响图像信号的采集速度。为了提高图像采集速度，增强系统的实时性．在图像信号采集与图像数据的处理之间加入数据缓冲器，用柬暂时存储图像聚集设备的输出码流，之后通知处理器读入缓冲区中的数据并进行处理。目前高速缓冲主要有乒乓切换、双口RAM(“Dual—portSRAM”)和FIFO(先进先出)缓冲等几种方案。双HRAM缓冲方案的原理如图3．5所示。双HRAM是一种专门为总线缓冲设计的特殊I拘SRAM，它有两套地址和数据总线．两套地址和数据总线可以同时进行读写，这样就可以用它束连接视频解码器和DSP。视频解码器没商地址总线输出，所以需要用CPLD模拟地址发生器来产，七写地址信号，这种方案的优点是硬件和软件设计都比较简单，DSP具有与双HRAM的无缝接口能力，直接将地址和数据总线相连即可。出于5观HRAM允许两套总线同时读写．DSP的软件设计也不需要特别的时序考虑，但是双DRAM的价格非常昂贵，性价比不高且存在竞争现象。／1地址总线视频解砸≯双UDSP码器RAM数据总线卜~数据总线h图3．5双口RAM缓冲方案的原理图FIFO(先进先出)缓冲方案如图36所示。FIFO存储器就象数据管道一样，数据从管道的一头流入、从另一头流出，先进入的数据先流出。FIFO具有两套数据线而无地址线，可在其一端进行写操作而在另一端进行读操作，数据在其中顺序移动，因而能够达到很高的传输速度和效率，且山于省去了地址线而有利于板布线，缺点是只能顺序读写数据，因而显得比较呆板，而且大容量的高速FIFOjIz常昂贵。乒乓切换缓冲方案原理如图3．7所示，它用两片高速、大容量、相对成本较低的SRAM交替缓冲来自视频解码器的数据流，当视频解码器向其中一片SRAM写入数据时，DSP 沈Rl航空I：业学院硕十学位论文可以同时从另一片SRAM读取数据。两片sRAM的地址和数据总线通过cPLD在视频解码器和DsP之间实现复用，用cPLD构造地址发生器。这种方式的优点是sRAM可随机存取，匿筒贸三L竺_]j剥：：：JUVcr。。‰据仃]卜函i——面厂币数据堕望业：业垫华堕些±±』』璺丝I．．．．．．．二I．．．．．．．．．．．．．．．一综合考虑以上三种高速缓存方案的性能、价格和实现方便性后，笔者选用第三种方图像缓存采用IssI公司生产的IS61LⅣ6416高速存储芯片。此芯片是单电压33v供采集并将图像数据存到缓存中以供后续系统处理。采集部分的原理图如图39所示。 沈剐航空I业学院硕L学位论文图3．8IS61LV6416内部结构图3．2图像压缩处理子系统的硬件设计图像采集完成后将图像数据存储到静态存储器中，然后DSP将图像数据从外部缓存中经CPLD读入』#存储到其外部存储器SDRAM，F一步进行图像数据的压缩编码。这个工作由图像压缩处理子系统完成。图像压缩处理子系统的硬件主要包括数字信号处理器、外部扩展存储器、品振复位电路、电源管理等。3．2．1处理器选择及硬件设计DSP芯片发展到目前为止，市场上的DSP芯片系列已非常繁多，DSP生产厂家主要有TI、AD、Motorola、NEC、AMI、AT&T、Lucent和Agere等，其中TI公司}flAD公司的DSP芯片占据市场的绝大部分份额。DSP芯片大致可以按两种方式进行分类，按DSP芯片所支持的数据类型不同分为定点和浮点两大类产品；按DSP处理器的用途可分为通用型芯片和专凡]型芯片。定点DSP进行算术操作时，其数据为小数点位黄固定的有符号数或无符号数。浮点DSP进行算术操作时，数据中的小数点位置会随着数据的不同进行浮动。定点DSP芯片在硬件结构上比浮点结构的DsP芯片简单，其特点是价格低、运算速度快，因而用得最多，但是字长有限，相比之下运算精度低、动念范田小。定点DSP芯片的产品主要有Tl公司的TMS320CIX／2X／5X／620X／64XX系列，Motorola公司的MC56000系列．AD公司的ADSP21XX系列等。浮点DSP具有动态范围大、运算精度高 沈日I航空]J业学院硕士学位论文和不需要进行定标等优点，但其成本、功耗相对较高，速度相对较慢，在对性能要求较高的实时信号处理中应用较广。浮点DsP芯片的产品主要有TI公司的TMS320C30、TMS320C67X系列，Motorola公司I拘MC96001系列，AD公司的ADsP2106x系列等。图3．9图像采集部分原理图通用型DSP芯片适应于普通的数字信号处理，如TI的TMS320系列就是通用型DSP芯片，除了一些实时性要求特别高或有特定要求的情况以外通用型DsP一般都可满足使用要求。选择DSP可以根据以下几方面决定： 沈刚航空l：业学院硕+学位论文(I)速度：DSP速度一般用MIPS或FLOPS表示，即百万次／秒钟。根据您坩处理速度的要求选择适合的器件。一般选择处理速度不要过高，速度高的DSP．系统实现|』王较困难。(2)精度：DSP芯片分为定点、浮点处理器，对于运算精度要求很高的处理，I盯选择浮处理器。定点处理器也可完成浮点运算，但精度和速度会有影响。(3)寻址空间：小问系列DSP程序、数据、I／O空问大小不一．与普通MCU不同，DSP庄一个指令周期内能完成多个操作，所以DsP的指令效率很高，程序卒问一般不会有问题，关键是数据空间是否满足。数据空间的大小l{j：r以通过DMA的帮助．借助程序空问扩人。(4)成本：一般定点DSP的成本会比浮点DSP的要低，速度也较快。要获得低成本的DSP系统，尽量用定点算法，用定点DSP。(5)实现方便：定点DSP的结构实现简单，系统较容易，不用考虑寻址空间的问题，指令对C语占支持的效率也较高。(6)内部部件：根据应用要求．选择具有特殊部件的DSP。如：C2000适合于电机控制：OMAP适合于多媒体：TMS320C5000系列适合无线终端设备开发等。本系统为低功耗、低价位，准实时无线图像传输系统。从芯片的生产厂家、价格、芯片处理速度、封装形式、课题需求、芯片的技术支持、开发工具等方面进行分析柬考虑芯片的选型。虽终本课题选用TI公司的超低功耗TMS320C55x系列中的5509A作为本设计的主处理器。性能指标与CPU结构如下：(1)TMS320VC5509A的性能指标TMS320VC5509ADSP是美国德州仪2$C5000低功耗系列单虽新一代16bit定点产品‘2”。其功耗低、成本低，在有限的功率条件下，保持昂好的性能。工作在16VT，其核的功耗仅为o12mW／MIPS．而性能达多j400MIPS(200MHz)，对数字通信等便携式应用所提出的挑』。出，提供了有效的解决方案‘”H2”。TMS320VC5509ADSP的指标如下：◆高性能：可根据功耗和运算速度要求进行选择如表3．3所示，与120MHz的C54x相比性能提高大约3倍； 沈附航空工业学院硕+学位论文◆低系统成本：指令长度从8．blt到48-bit可变，这种可变的指令可以使每个函数的控制代码量比C54x降低40％。减少代码量就意味着减少存储器的用量，从而降低系统成本。◆支持DSPmIOS实时操作。TMS320VC5509A性能和优点如表3．4所示㈣。(2)TMs320vc5509A的CPU结构TMS320VC5509A的指令集具有高度并行的结构，町以提高代码密度，降低每个运算所要求的周期数‘2”。高效而紧凑的指令集和高度并行结构的结合，提供了高性能的信号处理引擎，减小了代码量和降低了功耗。功能强大的寻址模式，包括绝对寻址、寄存器相对寻址和直接寻址，极大的减少了信号处理算法所要求的指令数目。支持存储器和寄存器的三操作数格式，提供了很好的指令密度。表3．4TMs320VC5509A的主要性能和优点性能优点32×16-bit指令缓冲队列两个17×17-bit的MAC单元1个4叽bit的ALU1个40-bit的桶删移位器1个16-bit的ALu1个40-bit的累加器3组数据读总线．2组数据写总线，5组数据地址总线，1组科序读总线，l组榉序地址总线缓冲可变长度的指令，实现高教的块循环操作单周删内执行两次MAC操作执行高精度的算术和逻辑运算可以将40七iI的结果左移32-bit，或右移32-bit与主ALU并行，执行简单的算术运掉保持计算结果，降低对存储器传输的要求并行地为备计算单元提供指令及操作码，充分利用并行性的优点TMs320Vc5509ACPU的4个单元结构如图3lOff／示。(1)指令缓存单元。缓存和解码应用程序指令。指令缓存单元通过使用不同的计算单元维持稳定的任务流来提高DSP的效率。(2)程序流单元。跟踪程序的执行点。其硬件用于高效的循环、分支、条件执行以 沈Hl航空T业学院硕士学{t论文及流水保护。(3)地址数据流单元。在程序执行中，为访问数据提供地址指针。专门的硬件管理5组数据总线，使数据流向各个计算单元。附加的通用ALU简化算术运算，提高了指令并行性。读数据的数摧总线BB．cB(each16bits)凄数据的地址总线8AB，CAB，DAB(each23bits)l●_l_llTTT__l读程序的数据总线PB(32bi￡s)llllllTl●__ll●_l_l读《序的地k总线PAB【each24bits)外部数据I．总线。——J_L!L_l1<三二：爿存储器接u指々『程序流H地址数姑沆H数据计算!?*i缓冲单“H牛“甲儿单儿／N(M⋯unit)cl蛐“)(Punit)(Aunil)【Dunit】、＼r—l7”*《目————一总线Il||lll___写数据的数据总线EB，FB(each16bils)儿丐数据的地址总线EAB．FAB(each23bils)图3．10TMS320VC5509ACPU结构框图(4)数据计算单元。其包括MAC、主ALu以及累加器寄存器。另外还包括一个桶形移位器、舍人和饱和控制以及用于维特比算法的专门硬件。通过这个单元保证指令的并行性，是提高处理器效率的关键。适用于DSP器件的电源共分3大类，一类是线性稳压器，它的优点是电路简单，成本低，缺点是效率低，如TPS76xx芯片和TPS73xx；另一类是丌关电源控制器，它的优点是大电流，高效率，缺点是占地面积太大，女nTPS56300等；晟后一类是开关电源模块，它的优点是效率高，使用方便，缺点是价格昂贵，如PT6931等。系统在工作时，除了DSP需要的1／(3电压33V和内核电压16V两个电压外还需要25V和18V两个不同的电压供图像采集部分使用，因此系统内部需要实现的是5V至IJ33V、 沈刚航空1．业学院颐lj学位论文25V、18V和I6V的转换。由于系统的工作频率高，且这JL个电儿三等级的压差小，需要选择大电流低压差瞬态l响应较快的稳压模器。采用--片AdvancedMonolithicSystems公司的低压差电』丘调整器AMslIl7-33J,3YOD供电，采用一片TI公司的可调低压差r[1压调整器TLVlll7CDCY给内核供电。为了提高电源的质量在电源输出端加旁路电解电容，在芯片电源输入端口!Jn滤波电容滤除噪声．复位电路图见附录l。复位电路和时钟电路VC5509A的复位分为软件和硬件复位两利，。软件复位是通过指令方式实现对芯片的复位，而硬件复位是通过硬件电路实现复位。cs509A的复位输入引脚(RESET)为处理器提供了硬件复位的方法，它是一种不可屏蔽的-I·断，可在任何时候对VC5509A进行复位，硬件复位有如下两种方法：(1)上电复位通常的复位电路利用TRC电路的延迟特性来产生复位所需要的低电平时问。上电瞬间，由于电容』二的电压不能突变，使RST保持为低电平。同时通过电阻R对电容C进行充电t充电时『日J常数由R和c的乘机确定。为了是芯片正常初始化，通常应保持RSTI低电平的州间至少持续3个外部时钟周期。但是，上电后系统的晶体振荡器通常需要几百毫秒的稳定期，一般为100～200ms，因此由Rc决定的复位时间要大于晶体振荡器的稳定器。为防止复位不完全，RC的参数可以选大一些。复位时|llJ可以根据充电时间来计算。电容电压咋=P≈(I—e一片)其中r=RC复位时问为一RCm卜静设vC--15v为闽值电压，选择R=100Ko。c=47”，f乜压为5v可瓣167ms，从而满足复位要求㈣。(2)手动复位电路参数与上屯复位电路的参数相同。按钮的作用足当按钮闭合时，电容C通过电 沈⋯航空1．业学院硕十学位论文阻电阻Rt进行放屯．使电容cA：的电压降为0。当按钮断丌时，电容C的充电过程与上电复位相同，从而实现手动复位。本文采用手动复位电路，原理图如附录1中所玳。为DSP芯片提供时钟一般有两种方式：一种是使用外部时钟源．连接方式为将外部时钟源信号直接加到DsP芯片的X2／CLKIN{l脚，]IXI引脚悬空；另一种足利用DSP蔫,片内部的振荡器构成时钟电路，在芯片的xl和X2／CLKIN日l脚之怕J接入一个晶体，J{jf启动内部振荡器。C55x系列芯片中主要采用第二科z方式产生i付钟信号，也是本系统采用的方式。3．2．2系统外部存储芯片的简介及接口电路设计作为一个图像处理系统，其所要处理的数据量是巨大的，I(UDSPII',J片L存储空间是有限的，5509A的片上RAM空间为256K．分为DARAM(双存取RAM)64K,fI]SARAM(单存取RAM)192K，因此我们要对系统的内存进行了适当的扩充以满足需要。该系统扩J"SDRAM作为系统的外部存储器，FLASH作为系统的程序ROM和64KXl6bit的SRAM作为图像数据的缓存。5509A能扩展128Mbitl构#F部存储空间，拭分为CEO～CE3四个空问．每个存储空问32Mbit，外部存储器映射图如图311所示。FFFFFF宇地j期芯片存储资源址夺储基映射寄碍基国锄耶DARAMKdPI访问S^R^M时有效同上0200∞图3．1l外部存储器映射图所有的外部存储器部是通过EMIF(外部存储器接口)与DsP进行数据传输的。外部存——————————西———————————————————一蕴ll篙嬲ll— 沈闩』航空J二业学院硕士学位论文储器共享接口如下表35所示。SDRAM与EMIF的信号连接SDRAM(SynchronousDynamicRandomAcgessMemory)同步动态随机存取存储器，同步是指Memory：l=作需要同步时钟。内部的命令的发送与数据的传输都以它为基准：动态是指存储阵列需要不断的刷新来保证数据不丢失；随机的意思是指数据不是按照线性依次存储，而是由指定地址进行数据读写。表3．5外部存储器共享接口表SDRAM的行地址线和列地址线是分时复用的，即地址线要分两次送出，先送行地址线，再送列地址线。这样可进一步减少地址线的数量、提高器件的性能。现在SDRAM～般都以Bank(存储体或存储块)为组织，将SDRAM分为很多独立的小块，然后dJBank地址线BA控制Bank之间的选择；SDRAM的行、列地址线贯穿所有的Bank；每个Bank的数据位宽同整个存储器的宽度相同。这样，Bank内的字线和位线的长度就可被限制在合适的范围之内，从而加快存储器单元的存取速度【2”。表3．6SDRAM的EMlF信号说明EMJF能够与高密度、高速度SDRAM无缝连接。5509AEMIF支持16位宽和32位宽的64MB和128MB的SDRAM；苍,片，可以工作在1／2或者1倍的DSPCPUN寸钟频率下。用于 沈刚航空1．业学院硕十学位论文SDRAM的EMIF(；．号如表36所示㈣。改系统采用H”lx(现代)公司的HY57V641620SDRAM，该存储芯片山4个1M×】6bit的存储空问组成，具体性能见技术文档㈨。由于HY57v641620的存储容量为64Mblt，因此需要占用两个外部存储空唰，其将片选信号与DSP的CEO相接，CEI悬空不接。采用CLKMEM作为其操作时钟。DSP与HY57V641620芯片的连接电路原理幽如图312所示：图312DSP与ltY57V641620电路连接原理图FLASH与EMIF的信号连接微处理器的运行程序通常保存在其内部或外部非易失性存储器(如EPROM、Flash)中。对巾低速的微处理器柬醴，系统运行时程式可直接从作易失性存储器读取并解释执行：对高速微处理器来|兑，非易失性存储器的读取速度较低，不能满足系统运行时程式代码直接读取的需求，需采用引导加载(Bootload)方式将程式代码从低速非易失性存储器中加载到高速的存储器(如SRAM或DRAM)@，系统运行时直接从高速存储器中读耿程式代码，实现系统的高速运行。困此引导加载是高速微处理器系统的关键技术之一。t电复位后DSP芯片ROMP,1部固化的引导装置(Boofloader)把应用程序从FLASH引导到DsP芯片内高速RAM中执行，这样即扩展TDSP有限的ROM资源又¨，以充分保证用户程序的全速运行㈤㈣。DsP中用于异步存储器的EMIF信号如表37所示：在本系统中通过EMIF接口扩充了一片FLASH作为系统的程序存储器。5509A四个地址空川中．只有CEl地址空川可以进：j=Romboot，阴此FLASH必须配置在CEI空间。在FLASH选型时选取了AMD公司的AM29LV800，容量为512KX16Bit，详细资料见技术 沈阿1航空㈧k学院硕十学位论文文档洲。FLASH属F异步设备，因此需要对CEI空间控制寄存器配置适当的读／写周期值。PGE封装的5509Ax,JPb只提供14条地址线引脚，因此只能寻址8k×16bit空问范围。而表37异步存储器的EMIF信号说明要对AM29LVS00的512kX16bit存储空间寻址，需要19条地址线。本课题通过CPLDI{：码、锁存电路使数据总线中的D[s：O]具有数掘／地址复用功能，为AM29LV800提供高6位地址从而实现了对其全部存储空问的访问。AM29LV800的硬件连接图如图313所示D『15：CD【15叫I’TMS32【_+．—JA[31】D[5叫VC5509jA[I8l3]‘XC9536njAOEFA[I8：13]a[1813]AwEFOE-CE：-CEinⅧWE-CE2FCERSTBYTE图3．13VC5509A与CPLD及AM29LVS00硬件接口3．3图像无线传输子系统的硬件设计随着无线通信技术的进步，人们对无线通信产品的需求也不断增多。Ic芯片集成度的矸：断提高，出现了很多体积小，功耗低的无线通信芯片。本设计选H{挪威Nordic公IJ 沈刚航空I：业学院碗+学忙论文的nRF24L01无线收发芯片。3．3．1NRF24L01无线传输芯片nRF24Lol芯片是挪威Nordic公司推出的24GHz单片无线收发芯片，全球开放ISM频段免许可证使用，126频道，满足多点通信和跳频通信需要，内置硬件CRC检错和点对多点通信地址控制，摄高工作速率2Mbps，高效GFsK调制，抗干扰能力强，只需要少量外围元件便可组成射频收发电路，芯片的功耗很低．当工作在发射模式下发射功率为-6dBm时电流消耗为90mA，接收模式时为123mA。掉电模式和待机模式下电流消耗更低。无线收发模块的部分参数数据如表38所示[”】。nRF24L01在接收模式下可以接收6路不同通道的数据。每一个数据通道使用不同的地址，但是共用相同的频道。所有的数据通道都可以设置为增强型ShockBurstTM模式。表3．8nRF24L01参考数据表增强型ShockBurstTM模式可以使得双向链接协议执行起来更为容易、有效。典型的双向链接为：发送方要求终端设备在接收到数据后发送应替信号，I三【便于发送方检测有无数据丢失。一旦数据丢失，则通过重发功能将丢失的数据重新发送，设定重新发送次数并设定超时处理。增强型ShockBurstTM模式可以同时控制应答及重发功能而无需增加DSP工作量。nRF24L01的低功耗特性适用于无线终端设备。其工作在增强型ShockBurstTM模式下，自动应答和CRC校验功能可以避免数据包丢失和误码，保证图像的正常显示，2Mbps的最大数据发射率也为系统的整体性能提供保证。3．3．2NRF24L01与DSP的硬件电路连接nRF24L01的芯片共有20个管脚．在进行电路连接时，只需加入少量电容、电阻， 沈刚航空I．业学院硕士学位论文外接一个16MHz晶振，总体电路实现简单。出NRF24L01芯片为主体组成的无线收发模块的电路图见参考文献口”。无线收发模块与DSP的接口电路原理图如图314所示，cE、CSN、SCK、MOSI、及MISO管脚是nRF24L01与DsP进行数据通信及收发控制的管脚。本系统由DsP的通用∞管脚与其连接，通过cE管脚控制数据的发送与接收，由DsP通用输入输出口模拟sPI接口时序。与无线通信模块进行数据通信，完成数据的无线传输。TM$320VC5509nRF24L01圉3．14NRF24L01电路连接图3．4主控站处理器与PC机的连接接收端在接收到图像数据后，通过对标识位进行判断。将数据分成各个图像数据单元，对每个图像数据单元加入JPEG图像的文件头，生成JPEG文件并传输至Pc机进行保存和显示，这就涉及到DsP与Pc机的接口连接问题。普通的Pc机的外部接El一般具有通用串口、并口、网口和usB接口。对于数据量不是很大，而且通信距离比较近的环境，可以采用串口直接通信。而在高速通信中则采用USB，在本课题中采用DsP仿真器与Pc进行通信，在下一步的改进中将利用USB与Pc进行通信。3．5图像无线传输系统的硬件平台制作一个技术领先、运行可靠的硬件平台是产品质量的基础。随着系统设计复杂化和集成度的大规模提高，很多电子系统设计师们正在从事信号频率为100MHz以上的电路设计。当系统工作在50MHz以上时，将产生传输线效应和信号的完整性问题，而当系统时钟达到120MHz时，除非使用高速电路设计知谚{，否则基于传统方法设计的硬件平台将无法工作。因此，高速电路设计技术为已经成为电子系统设计师必须掌握的技术之‘”。3．5．1硬件平台的设计制作流程 !垄!『堕兰f：些堂堕堡：!：堂堕堕主硬件平台的制作必须采取科学流程，只有这样才能提效率．加快课题进度，硬件平台制作流程图如图315所示。——I蟓理圈的设讣(包括乖常见元器件的{0作)———————L——设计规则检铡，网结表及材料清单的生成TN■——an?——LY呦板的布局布线(包括币常见封装的制作)信号完整性检奇电源完整性检查——一Ⅲ＆?LL生成Gerber文件．c心文件输出JKB制扳，wB焊接、调试图3．15硬件平台制作流程图3．5．2原理图的绘制和PCB的制作本文采用Protel软件的原厂商Altium公司推出的AltiumDesigner60进行原理图和PCB的设计制作，它是完全一体化电子产品开发系统的一个新版本，也是业界第一款也是唯一一种完整的板级设计解决方案。是业界首例将设汁流程、集成化PCB设汁、可编程器件设汁和基于处理器啦计的嵌入式软件”发功能整台在_一起的产品，种同时进行PCB和FPGA没汁以及嵌入式设计的解决方案，具有将设汁方案从概念转变为最终成品所需的全部功能。具体制作流程和制作过程中的些相关技巧参考相关文献r361。 沈Hl航空刖k学院硕十学位论文3．6本章小结本章主要完成了图像无线传输系统的各个子系统硬件电路器件的选型并对相关器件做了简单的介绍，然后对硬件结构和电路进行了分析设计。最后介绍了硬件设计制作中应当考虑的各种问题，如布局靠线，电路分配，抗干扰以及克服技巧措施和自己在实际制作中的一些经验。 沈目i航空I：业学院硕_}=学位论文第4章无线图像传输系统的软件设计与实现前几章我们详细介绍了整个图像无线传输系统的结构和硬件的设计过程．不同功能模块的组成和特点。本章主要介绍图像无线传输系统的软件设计和算法实现。4．1软件的总体设计系统的软件设计是系统功能实现的关键，是整个系统的灵魂。本系统的软件主要包括六火块：系统初始化设置(包括OV9650的初始化设置，nRF24L01的初始化没置，,ft!DSP的初始化)，图像采寨子系统的驱动控制程序设讣，JPEG图像压缩的DSP实现，无线通信模块的驱动程序设计，DSP的自举程序设计，主控站端的图像显示程序设计。系统软件流程图如图41所示：图4．1系统软件流程图 沈目l航空1‘业学院硕十学位论文4,2前端图像采集于系统程序设计4．2．1ISE9．1i和Modelsim6．0集成开发环境ISE是使用XILINX公CPLD／FPGA的必备设计工具，它可以完成FPGA丌发的全部流程，包括设计输入、仿真、综合、布局布线、生成BIT文件、配置以及在线调试等，功能非常强大。ISE除了功能完整，使用方便外，它的设计性能也非常好，Xilinx的开发J二具也在1i断地升级，由早期的Foundation系列逐步发展到目前的ISE91i系列，集成了CPLD／FPGA)]：发需要的所有功能，其主要特点有‘Ⅻ：(1)包含TXilinx新型SmartCompile技术，可以将实现时问缩减25倍．能在最短的时问内提供最高的性能，提供了个功能强大的设计环境：(2)全面支持Virtex．5系列器件(业界首款65nmFPGA)：(3)集成式的时序收敛环境有助于快速、轻松地识别CPLD／FPGA的设计瓶颈：(4)町以节省’个或多个速度等级的成本，并可在逻辑设计中实现最低的总成本。FoundationSeriesISE具有界面友好、操作简单的特点．再加上Xilinx的CPLD／FPGA芯片占有很大的市场，使其成为非常通用的cPLD，FPGA工具软件。ISE作为高教的EDA设计工具集合，与第三方软件扬长补短，使软件功能越来越强大。为用户提供了更加丰富的Xilinx平台。ModelSim仿真工具是Model公司肝发的，分几种不同的版本：sE、PE、LE和OEM，其中sE是虽高级的版本，性能和功能较以往又了很大的提高。Modelsim60SE是浚公司20048发布的，它支持Verilog、VHDL以及他们的混台仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下～步要执行的语句，而且在程序执行的任何步骤任何时刻部可以查看任意变量的当前值．可以在Dataflow窗口查看某’单元或模块的输入输出的连续变化等，LLISE自带的仿真器功能强大的多．是目d口业界最通用的仿真器之一138]。本课题使用ISE91i进行vHDL程序的编写并在Modelsim60SE中进行仿真，然后通过ISE91iT载程序。4．2．2CPLD设计流程CPLD／FPGA设计漉程框图如图42所示： 沈Rl航空I：业学院硕士学位论文图42CPLD设计流程框图4．2．3图像采集控制寄存器设计及其CPLID实现由cPLD扩展的控制寄存器主要有全局控制寄存器(GCR)、数槲寄存器(DATAR),≠IJSCCB总线控制寄存器(SCCBR)，每个寄存器均占一个字节长度。其具体椭述如下：(1)全局控制寄存器(GCR地址为0x600001)为只写，包括复位读SRAM[Jfj起始地址位、读SRAM的高低字节俺、丌始与停止采集位手¨全局复位位。全局控制寄存器位定义如表4】所示。表4．1图像采集全局控制寄存器Res：保尉位，写入0。RA0：复位读SRAM的起始地址，写入1时复位，起始地址指针复位，写Z．0n,J复位结束。RBS：读SRAM高、低8bit选择。写入0读低8位，写入I读高8位。StopC：图像转换控制位。写I停止摄入图像，写0继续摄入图像。Reset：地址复位位。写1软复位，写0停止复位。复位后所有读写地址均为0。(2)数据寄存嚣(TATAR地址为0x600002)为只读，用来读取SRamc?的图像数据。 沈刚航空【业学院硕十学位论文DSP在读入图像数据时，复位读SRAM起始地址后。从该寄存器连续读入图像数据。数据寄存器的位定义如表42所示，DSP每次从该寄存器读取一个字节的图像数据表4．2数据寄存器(3)SCCB总线控制寄存器(SCCBR地址为0x600003)为只写．用柬在SCCB总线上输出控制信息，包括SCCB总线的时钟线控制、数据线控制和数据线状态控制。SCCB总线控制寄存器的位定义如表43所示。表4．3SCCB总线控制寄存器Res：保留位，写入0。Clock：此位将控*0SCCB总线的时钟线。Data：此位将控制SCCB总线的数据线。DataZ：此位将SCCB总线的数据线置成悬浮状态。在以上控制寄存器的配合下完成图像的采集，图像采集的控制过程步骤如下：(1)设置全局控制寄存器GCR的Reset位．进入采集初始状态。(2)清除全局控制寄存器GCR的Reset位，结束复位状态。(3)清除全局控制寄存器GCR的St()pC位，丌始摄入视频图象。(4)设置全局控制寄存器GcR的stopc位，停止摄入视频图象。(5)设置全局控制寄存器GCR的RA0位，使SRAM的读指针复位。(6)清除全局控制寄存器GCR的RA0位，结束复位状态。(7)清除全局控制寄存器GCR的RBS位，读取SRAM的低8位数据。(8)读取Y的第一个数据的值为0xocd，则表示图象有效。读取全部数掘。(9)返回至(5)可以再次读取图象数据，返回至(1)可以重新采集新的视频图象并读取。4．2．4SCCB接口驱动模块的设计实现Omnision公司为其一系列的摄像头芯片设计了一种控制总线——sccB总线(serialcameracontrolbus)[39][401。控制字的读写是通过sccB总线实现的。OnmiVision公司已经定义和采纳的SCCB总线是一种三线结构的串行总线，在简化的引脚封装中，SCCB总线 沈HI航空|，业学院硕十学竹论文可咀工作在改进的两线工作方式F。3线sccB比2线sccB多是能信号SCCBE．同时3线SCCB的一个』二器件町以接多个从器件。如同43所示，每个从器件叉自己的地址，主器件在访问某个从器件时，先向从器件发送一个地址，从器件接收到这个地址后，与自己的ID地址进行比较，只有地址样的器件爿能会响应主器件。图4．4两线SCCB总线框图Ov9650芯片巾没有SCCBE管脚，使用的是2线SCCB总线。管脚传输线操作时序如F：SIOC是由主器件即控制器件发出的时钟信号，当总线空闲时，需将SIOC置为岛电平，开始传送数抓时，当sIoc处于低屯平时，数据出现在sIo_D上，当sIoc山低电平转变为高电平时，数据帆SIOD上读进。SlOD是取向数据线，同时又具有三态，当总线处在空闲状忐时，SIOD处于第二态，总线在传输数据时．数据在sIo—c处在低电平时放到sIo_D上去，在SIO_C山低l乜平变为高电平时，数据被取走，因此在SlOc被置高后SIODI的数据必须保持稳定状态，但有一种例外，就是总线川始和结束标志，在后文中会提及。SCCB仂·议中定义启动传输条件为：当sIoc为高电平时，如果sJoD出现一个下降沿，则表明sccB，r始传输数据：停lt传输条件：当s10—c为高电平时r如果slO_D出观 沈刚航空l业学院碗I：学位论文个上升沿．N表NSCCBN止传输数据。启动、停止条件如图4．5所示：传输开始传输结束：嚣二王司茸二。SiO。C二轩互s帅—上习爿m。——忙图45SCCB启动、停止条件时序图通过上述描述可以比较容易的通过C语言实现SCCB，f始结束标志。限十篇幌不在此赘述。SCCB总线工作时序如图46所示：传输，f始*输％m图4．6SCCB总线工作时序图对于一个完整的数据传输过程，SCCB有3周期数据传输和2周期数据传输之分。向OV9650控制寄存器中写入控制字的过程就是一个3周期数据传输过程，SCCB总线被檄活后先向从器件NlOV9650芯片从高位到低位写入8位JD地址，(OV9650的ID地址为0x60)ID地址写完后，紧接着写入第九位数据。我们称这个第九位为NA位或Don’tcall：blt。对于SCCB总线，主器件每向从器件进行完一次8位的数据，写入后都要多写一位Don’tcarcbit位，预名思义．这第九位数据是1或是0部可以。但是当主器件向从器件读取一个8位数据后，主器件必须向从器件写入一位1。主器件向从器件写入ID地址和一位NA位后，紧接着向从器件写入8位目地寄存器地址和一位NA位．写好后再向从器件写入控制字和一位NA位。写好以后结束总线，这样就完成了向从器件的一个寄存器写控制字过程。写控制字格式如图47所示：；_————一Phase'————————·÷·——-—一Phase2———————-·；_————一Phase3——————一图4．7SCCB写控制字格式示意图嚣；； 沈阳航空I业学院硕七学位论文如果给连续的寄存器写数据，写完一个寄存器后．OV9650会自动把寄存器地址加1，程序可继写，而不需要再次输A．ID地址，从而从三相写数据变为两相写数据，由于本系统只需对有限个不连续寄存器进行配置，如果采用对全部寄存器都加以配置这_-方法的活，会浪费很多时问和资源，所以我们只对需要更改数据的寄存器进行写数据。对于每一个需更改的寄存器，都采用三相写数据的方法。4．2．5ITU-RBT．656标准视频信号分析要实现图像的采集必须对图像数据的分辨率和图像数据的输出格式进行深入研究。限于本文的篇幅只做简单介绍。图像分辨率图像分辨率是指成像大小及尺寸，单位为PPI(pixeIsperinch)，图像PPI值越高．画面的细节就越丰富，因为单位面积的像素数量更多。OV9650支持的分辨率有SXGA(1280xi024)，VGA(640x480)，CIF(352x288)，QVGA(320x240)．QCIF(176x144)，QQVGA(160x120)和QQCIF(88x72)。在成像的两组数字中，前者为图片宽度，后者为图片的高度，两者相乘得出的是图片的像素。本文根据无线传输的需要采NQVGA[“]。ITU．RBT．656格式ITU-RBT656[41H43]是一种数字视频流的传输格式。它定义了在525行和625行两种电视制式系统|tIJ提供一种世界范围兼容的接口标准。BT656的串行接口可以是8位或者是10位，在本系统中使用8位束传输YCbCr信号。RBT．656数据视频流中的每一行有效像素由两个时间参考代码标识。SAY(StartofActiveVideo)表示有效视频开始，EAv(EndofAcfiveVideo)表示有效视频结束。它们的长度部是四个字节，以FF，00，00丌头，在第四个字节中含有这行视频像素的其他信息，如场信号、垂直同步信号、水平同步信号等。对于有效视频数据，RBT656按照定的顺序逐个传输，先传输第一个像素的cb，Y，cr，然后传输第二个像素的Y，接下来足第三个像素的cb．Y，cr．以此类推。RBT656视频数据流传输顺序是：cb，Y，cr，Y，cb，Y，cr．⋯·[441[“1。本系统目前只针对伙度图像数据进行处理，因此需要隔字节采J{提取其中的亮度信号Y，OV9650会自动在码流的起始、结束标志位处添加场同步信号和行同步信号，在本课题中以这两个同步信号作为图像采集的时序参考。4．2．6图像数据采集存储程序设计 一婆翌堕至!：些兰堕堡主堂堡垒壅在帧图像数据的采集过程中，最重要的就是对一帧图像数据丌始和结束叫刻的判断。oV7650有输出3个同步信号：vsYNc(垂直同步信号、场同步信号)、HREF(,搠步信号)、PcLK(像素同步信号)。本文采用的图像分辨率为OvGA，时序如图48所示。mm：：：：：：：：j嘲晒：：：：：：：正Ⅲ：：Ⅲ丑：：皿团：：：您哑珂：：：：：№i隧：：：：：。ow。o_一。NOTE：M0RowlROW2ROw239图4．8QVGA时序图由输出时序图可知当检测到vsYNc的下降沿信号时，表示一帧图像的丌始，而且每当检测到一个HREF上升延的到来时行计数器加1。当检测到HREF上升沿信号到来时，表示一行图像有效数据丌始，而且每一个PCLKI(由PCLK两分频得到)周期内完成一个字节图像数据的接收并存储。CPLD采用2个计数器为数据存储器提供地址信号，HREF和PCLKl分别作为行、列计数脉冲，VSYNC变为低电平时．行计数器tr|：始计数，每1个HREF脉冲行计数器)Jill：在HREF由低电平变为高电平时表示一行图像数据的开始，每1个PCLKl时钟列计数器加I。通过计数器截取图片也可对采集图像的大小可以编程控制，本文虽后通过计数器截取图像大小为320X200。使之与SRAM的的存储空间相符。图像采集流程如图49所示。4．2．7FLASH扩展和DSP自启动程序设计在程序的开发阶段，程序都是先在CCS下编译，然后通过仿真器F载到DsP内部RAM中进行实时调试，板子掉电之后程序就不存在了。在程序调试完成之后就需要将程序烧写至IjFLASH中，DSP每次上电复位时将存储在Flash中的程序搬移蛋]DSP片内全速运行，这个程序搬移的过程称为自举加载。目前普遍采用的在系统编程ISP(inSystemprogramming)技术通过系统的DSP直接对用户板上的Flash编程，这样节省了大量的系统开发时间，满足了用户程序在线更新的要求1461。本文将采用此种方式实现FLASH的烧写并实现二次加载。～vH 沈日j航空工业学院硕十学位论文出硬件设计中所介绍需要通过CPLD来对数据线进行复用实现对Flash高位地址的控制。本设计在DsP的cE2空阳J模拟了一个Flash换页寄存器FPR(映射地址为0x400000)，图4．9图像采集控制流程图在上电复位后控制Flash的高位地址线，从而实现Flash的分页访问。通过二次加载程序修改FPR值控$1]Flash高位地址线将应用程序加载NRAMee告诉执行。FPR控制位定义如表4．4所示：表4．4FPR寄存器控制位定义可以在二次加载程序中定义一个16位的无符号整形指针变量，指向o“00000地址aPunsignedim*FPR-(unsigned+)0x400000；若4FPR=1则表示|方问第一页。实现FPR的VHDL部分源程序如下：begainfee<-cel；foe<-aoe； 沈目I航空1业学院硕士学位论文few(=awe：addr<-a3&a2&al；datain<≈15&d4&d3&d2&dI＆d0：facs<=’l’whence2=’0’andaddr=”000”else’0’；FAR：process(facs，awe，reset)begainifreset-’0’theIlfa<=’’000000”：elseifreset=。l’th朗ifawe’eventandawe-’1’th∞iffacs=’1’thenfa<-=(1atain(5downto0)；endif；earlprocess；dataout<=fawhenaoe=’0’andfacs=’1’else‘‘ZZZZZZ”：要实现程序加载就必须将自己的应用程序烧写到Flash中，这样爿能在系统复位后自动加载到DsP内部RANM6P。本系统实现Flash烧写的方法步骤如下：(I)cmd链接配置文件的编写链接配置文件的功用是为了定义各段存放的首地址和长度，一般的cmd文件用两条链接伪指令MEMORY和sEcTIONs束描述目标系统存储器配置和链接信息。(2)将要烧写程序(out)的格式转换成HEX格式首先要编写转换配置文件．cmd(注意此处的cmd文件与程序空『自J和段落分配的cmd文件是不同的)本文的转按配置文件hex5509cmd如下f41： 沈日i帆空1．业学院硕{一学位论文Debug＼bootloaderout／4选择要转换的out文件蔓JbootIoaderout。／一obootloaderhex／+定义out文件转换后输的输出文件名为bootloaderhex4／一m2产定义输出格式为m2*／·v5510：2严使用c55x日l导表格式+／一bootp生成boot表‘／一parallelll6p引导模式是16位并行引导+，ROMS{PAGAO：ROM：o-0x400000．1=c)x100000)完成转换配置文件觥hex55xexc，a．cmd}Uaout放在同日录F，通过执行批处理文件outhexbat(命令为h“55hex5509emd@pause)将out转换成hex}flmxp，从mxp3￡件中可以容易的找到程序人口地址。(3)引导表设计好后要把它烧入外挂FLASH中。使用烧写器在本系统中不便实现。本文设计了在线线烧写FLASH存储器并实现并行自举引导。耍实现在线烧写就必须熟悉AM29LV800的命令时序．对AM29LVS00的读写过程必须严格按照AM29LV800提供的命令时序来完成。表45给AM29LV800对数据字进行复位、擦除、读、写的命令时序，更多命令时序见AM29Lv800使用手册【州。表4．5AM29LVS00的命令时序对Flash进行写操作前必颁先擦除片内原有的数据。对Flash进行的其他读写操作必 沈阳航空]：业学院硕十学位论文须按照上表相应的命令时序进行。本文通过c语言实现对Flash的各种操作。对FLASH存储器的烧写必须严格按N16位加载模式下的Boot表结构进行烧写VCS509A日I导表格式如表46所示[481。表4．6位加载模式下的Boot表结构32位程序八口地址32位寄存器配置数16俺寄存器地址16位延时内窬16位寄存器标忐16位延时K度32位段字节数32位段起始地址数据字仃数据字节引导表的结求标志(32位一进制0)用户程序拟烧写到外部FLASH的0x4000开始的存储区。由于所要烧写的文件大于16K，因此在进行FLASH存储器数据烧写时必须根据程序的大小通过翻页控制寄存器柬进行翻页操作，而在加载的时候需要二次加载，这就需要首先设计一个二次加载程序，二次加载程序只有一个程序段，当在重启后首先自动加载二次加载程序，然后运行二次加载程序将用户程序加载10DsP内运行。此处的二次加载程序必须小于16K即一页的大小。二次加载和烧写的软件流程流程分别如图410和4Il所示。4．3图像JPEG压缩算法与DSP移植4．3．1JPEG图像压缩技术本课题所要研究的是基本图像处理(baselineprocess)，其压缩过程以8x8个像素的图图4．12JPEG编码器———————————————————————————五———————一～ 沈口l航空r业学院硕十学位论文像块为数据处理单位(dataunit)J韭行顺序编码，压缩流程如图412所示。(1)预处理。预处理包括图像获得及颜色模式转换。(2)数据分块。JPEG图像压缩算法的正向离散余弦变换是对8×8的数据矩阵运算所以要将图像分成从左到右从上到下的多个数据单元。(3)正向离散余弦变换(FDCT)。B删嘧der程序“目浣成开*淑t”一扶∞载程目hm妇程g栅始化．《取程序盘E度日《所需要的《嚣————L!!蝻蒌黧嚣引“：黧+·#换ⅢF哝嘲02———J加载*=Ⅲ￡要加载∞数据K崖_-镒嚣TL一、a序“I裁完＆?●YB鞋转到程亭^l，№址，拽精mP程芹，e举完-成程序自#￡∞戚’图4．10Flash分页烧写流程图图4．11Flash_二次加载流程图(4)量化(Quantization)；(5)z字形扫描(ZigzagScan)：(6)使用差分脉冲编码调制(DifferentialPulseCodeModulation，DPCM)对直流系数DC进行编码。采用此种编码方式是因为各个数据块单元问的DC系数相关性较大。(7)使用行程k度编码(Run·LengthEncoding)对交流系数(Ac)进行编码。采用——————————————————————————￡————————————————一—— 沈Hl航空1：业学院硕十学伉论文此种编码方式是因为量化后数据单元会出现很多的0数据。这样有利于图像数据的雎缩，进步降低图像数据量。(8)熵编码(EntropyCoding)。在完成Dc和Ac系数编码后，将编码数据采用哈夫曼编码进一步减少图像数据的数据量，最终加入前导码和后缀码后形成最终的压缩码流1491t501。到此完成图像数据的JPEG压缩，将各个数据块分别编码后组合到个文件z辛，3f4Jtl入JPEG文件他文件头．生成JPEG格式图像文件。Pc机可以直接对JPEG文件解码显示，不必写JPEG的解码程序。在Pc机上通过VB编写显示窗口，将接收到的图像文件连续显示出来。正向离散余弦变换对每个单独的彩色图像分量，把整个分量图像分成8x8图像块，并作为_二维离散余弦变换DCT的输入。通过DcT变换，把能量集中在少数几个系数上。本系统的没计中．对8×8数据矩阵单元的离散余弦变换采用MIGLIB库中的IMG_idcL鼻x8函数完成川㈣。该库函数是经过线性汇编优化处理的子函数，且可以使用c语言直接调用，对数据的处理具有较高的执行效率【”1。量化量化是对经过FDCT变换后的频率系数进行量化。其目的是减小非O系数的幅度以及增JJio值系数的数日。量化是图像质量下降的最主要原因。本设计巾，图像压缩的量化表采用标准量化表，其数据设置如图413所示。图413本设计所采用的量化表图414量化DCT系数的序号z字形编排 沈阳航空K,lk学院碗十学位论文量化后的系数要重新编排，目的是为了增加连续的⋯0’系数的个数，就是⋯0’的游程长度，方法是按照“z”字形的式样编排，如图414所示。这样就把一个8x8的矩阵变成一个1x64的矢量，频率较低的系数放在矢量的顶部。直流系数的编码(Dc)DC系数代表数据单元的平均亮度．相邻数据单元的DC系数关联较大，采用差分编码。根据DC系数差值得至Ussss的值，利用DC系数的哈夫曼表得到其前缀码及鹾度，之后计算DC系数的尾码。如果DC系数的差值不小于0，则尾码为差值的晟短二进制数的原码，反之戢差值的崴短二进制数的反码，最后将前缀码及尾码写入压缩码流。DC系数编码流程图如图415所示。交流系数的编码(Ac)完成DC系数的编码后将进行AC系数编码。AC系数在进行量化时将滤除部分高频信号量，出现大量0数据，根据数据的此特征对AC系数采用行程编码。在z形扫描后的结果中．除去第一个DC系数后按顺序对其扫描，记录0行程长度，当遇到非零系数后，根据零的行程长度值NNNN以及非零系数所占的比特数SSSS，并通i立Ac系数的哈夫曼表中得到其前缀码及其长度，同时加入尾码写入压缩码流。AC系数尾码的码字获得方法同DC系数尾码计算一样，之后继续扫描，直到扫描全部数据。由于NNNN为四位二进制数．最大只能表示15，所以在行程值大于16时，则进行分开多次编码，用“F／0”表示16个0，将“F／0”对应的哈夫曼码字写入压缩码流，行程长度值减去16后，对剩余的系数继续进行编码。每一个数据单元编码结束后，在压缩码流中写入0xA进行标识。AC系数编码的程序流程圈如图416所示【53】。4．3．2DMA实现图像数据分块算法TMS320VC5509A的DMA在进行数据传输过程中，DMA控制器将数据分为4层f州：(1)字节(Byte)，一个8bit的值。Byte是DMA通道中传输数据的屉小单元。(2)单元(Element)，传输的一个或多个Byte作为一个单元。根据编程的数据类型，一个单元是一个8、16或32的值。一个单元的传输不可中断。(3)帧(Frame)，要传输的个或多个单元，作为一个单位。一个帧的传输可以在单元的传输之问中断。(4)块(Block)，要传输的一个或多个帧，作为一个单位。每个通道可以传输一块 沈阳航空l业学院硕士学位论文数据。数据块传输过程中，可以在帧传输或单元传输之问中断图4．15DC系数压缩编码流程图4．16AC系数编码程序流程图本系统充分利用DSP的片上资源DMA可咀与DSP并行运行、DMA的多通道和块传输特点并结合JPEG压缩算法的特点，DMA在完成数据传输的同时完成分块工作。即通过DMA建立一个乒乓传输结构，如图417所示。在进行JPEG压缩前，需对图像数据进行分块操作，将采集的320x200的图像数据按从上到下、从左到右的顺序分割成40×25个以8×89J矩阵为基本单元的矩阵。将图像数据从图像采集模块读入并存储到外围存储器，使O＆DMA通道将外围存储器中的阁像数据以8×8的数据矩阵为单位传输到内部存储器中。DMA主要寄存器的配置如下： 沈刚航空1．业学院硕士学任论文源和目标参数寄存器DMACSDP设置为0x0209，设置DMA通道数据传输的源为外部存储器，DMA通道数据传输的目标口为DARAM，传输的数据类型为字节。圈417I)MA乒乓结构框图通道控制寄存器DMACCR设置为0x7060．设置目标的地址增量为自动增量，源增量为双帧索引。目标地址就是一个数组单元，通过自动增量就可以，而源地址为一个图像数组，传输的时候是按照JPEG的分块要求传输。中断控制寄存器DMACICR设置为0x0020，使能块中断。DMA将外部存储器中的8×8数据单元传输至DsP内部DARAM中后设置中断位。在对内部数据单元中的数据进行压缩处理时通过状态寄存器的块中断标志是否为1柬决定是否继续进行。单元数寄存器DMACEN设置为Ox0008，设置每帧传输8个数据单元。帧数寄存器DMACFN设置为Ox0008，设蹬每块传输8帧数据。单元索引寄存器DMACEI设置为Ox0001，设置源单元索引为1，每行传输一个数据后地址加I。帧索引寄存器DMACFI设置为0x0271，设置源帧索引为625，每行传输结束后地址应传输下一行的数据单元的起始地址．其值与图像大小有关。此种方法也充分利用YDSP，b围存储n器SDRAM的大存储空间，在完成图像向内部存储器传输过程中，也完成了图像数据的分块操作，CPU无需直接从外阿设备读数掘，同时完成了图像数据的分块操作，降低了JPEG算法的复杂度。4．4无线通信模块的程序设计4．4．1模拟SPI口的程序设计nRF24LOI无线通信模块通过SPIH与DSP进行数据通信，本系统采用DSP的通用UO口模拟sPI时序．与nRF24L0l进行数据通信㈣。DSP在与nRF24L叭进行数据通信时的sP『 沈日j航空I业学院顷十：学位论文接口读写时序图如图418和图419所示CSN]厂SCKnnVUl』]nnIUl_1J]nnn||||nnMOSl脚■蟹卫型卫更正Ⅱ烂[!j曰回曰回回回国臣3回回回回回回日Ihl图418SPI读时序CSN]厂SCKnn-【nnnnnnnn1儿ⅣDsI■EⅡ]曰日回回曰曰巳]虽回曰回回口日臣丑野亚亚船■惜0—{卫亚正亚堑堑蹙■■■■■■●——■■■■■■■■l图4．19SPI写时序nRF24L01作为SPI接口的从设备，其CSN、SCK}HMOSI管脚作为输入管脚，MISO管脚作为输m管脚。所以百!XCDSP的通刷I／0口设霄时，将PINl、PIN27nplNTq'q1脚设肖。为输出，PIN4管脚致谢为输入。为了提高程序的l，J读性，通过宏定义控制通州UOI1的读写。宏定义设置立¨下：#defineCSNW(xlGPIO_pinWdte(oP{OP【N1．x)#defineSCKW(x)GPlODinWfite(GPIOPIN2，x)；《defineMOSIW(x)GPlOI)inWfite(GPIO—PIN7，x)#defineMISOGPIO—oinRead(GP[OPIN4)nRF24L01进行读1i叫，第一个字节均为地址，之后的数据则由读写不㈨m分刖通过MOS[或MISO完成读操作，I=L读写操作m读丐括令K分，H小彤10I】l。所以芷进行嘲数编写时，lf}sPr接【Ⅻ0读笃叫序ih一个晒数实现，数据通过返I川值返M。』I休喃数实现如F。uintSPI—RW(uintuchar)／／参数为婴写入的数据。uintbitctr；for(bitctr0；bitctr<8；bitctr++)／／输jI{个宁仃。 沈刚航空l业学院硕寸=学伸论文{If(uchar＆0x801MOSIW(”；elseMOSIW(o)；uchar=(uchar(<1)；／／左移一位，准备写下一位，也为了存储读入的数据。SCKW(I)；／／时钟置高。uchar=MISO；／／读入一个二进制位。SCKWf0)；／／时钟置低。)retum(uchar)；／／返回读入的值。这个函数只是对SPI的数据和时钟信号进行模拟，DSP在与nRF24L01进行数据通信时，首先使自gCSN管脚，之后通过调用读写函数写入寄存器地址和读写命令．之后完成nRF24L01内部寄存器的数据写入或读出。4．4．2nRF24L01工作流程和数据传输程序设计在数据传输之|j{『要对nRF24L01的24个寄1字器根据自己的需要进行初始化配黄，图像数据量巨大，在综合考虑速度和传输准确性的基础上本设计采用IM的发射速率．同时利用nRF24L01的硬件资源完成数据校验和自动应答，避免误码和数据包丢失。nRF24L01的主要寄存器配置如F：ENAA设置为0x01，使能数据通道0自动应答功能。ENRXADDR设置为0x01，设置数据通道0接收允许。SETUPAW设置为Ox03，设置地址宽度为5字节宽度。SETUPRETR设置为0：(03，设置自动重发延时为250+86us，可自动重发3次。RFCH设置为0x00，设置信道工作在24GHz，收发必须一致。RF_SETUP设置)自0x07，设置数据传输率为IMbps，发射功率为0dBm。RXADDRP0设置为0x3443101001，该值为地址值，可以自行设置。TXADDR设置为0x3443101001，在增强型ShockBurstTM模式F的自动应替地址， 沈日j航空工业学院硕士学托论文RXADDR—P0与此地址相同。nRF24L01无线通信模块工作在增强型ShockBurstTM收发模式下，可由硬件自动完成数据的接收应答和CRC校验操作。工作流程如下：(1)配置寄存器位PRIMRX为低，进入发射模式。(2)接收节点地址(TXADDR)和有效数据(TXPLD)通过SPI接口写入nRF24L01。发送数据的长度以字节计数写入TXFIFO。(3)设置CE为高电平，启动发射．CE高电平持续时间虽小为10us。(4)进入nRF24L01ShockBurstTM模式并发送数据。(5)完成数据发送后，无线发送芯片立即进入接收模式接收应答信号。(6)如果CE嚣低，则系统进入待机模式l。如果不设置CE为低，系统会发送TXFIFO寄存器中下一包数据。如果TXFIFO寄存器为空并且CE为高则系统进入待机模式lI。(7)如果系统在待机模式II，当CE置低后系统立即进入待机模式I。进行数据通信时，如果在有效应答时间范围内收到应答信号．则认为数据发送成功，此时状态寄存器的TXDS位置高，并把数据从TXFIFO中清除掉；如果在设定时问范围内没有接收到应答信号，则重新发送数据，且自动重发计数器加I；如果自动重发计数器(ARCCNT)溢出(超过了编程设定的值)，则状态寄存器的MAXRT位置高，不清除TXFIFO中的数据，但不在进行数据重发操作。当MAXRT或TxDS为高电平时通过mO引脚产生中断．可通过写状态寄存器来复位。根据增强型ShockBurstTM发送模式的操作过程编写程序，利用DSP的通用IOl1模拟nRF24L01的SPI接口时序，完成相关寄存器的配置操作，之后通过CE管脚完成数据的发送控制，并通过状态寄存器监控nRF24L01的工作状态。其程序流程图设计如图420所示。完成nRF24L01增强型ShockBurstTM发送模式配置后，即i口进行数据发送。在数据发送完成之后，通过对状态寄存器相关位进行判断，确定数据是否发送完成、是否接收到应答、自动重发次数是否达到最大，如果接收到应答信号则进行后续数据的发送，如果自动重发次数达到最大，表示数据没有发送成功，则通过清除该位让数据继续重发。在接收端则要进行增强型ShockBurstTM接收模式配置，其工作流程如下：(1)配置寄存器位PRIMRX为低，进入接收模式。(2)设置CE为高，启动接收模式。 沈日f航空I-业学院硕l’学位论文(3)130us后nRF24L01丌始检测空中信息。(4)接收到有效的数据包后(地址匹配、CRC检验正确)，将数据存储在RXFIFO中，IN时RX_DR位置高。状态寄存器00RXPNO位显示数据是由哪个通道接收到的。(5)如果使能自动应答．则发送应答信号。(6)设置CE脚为低，进入待机模式I(低功耗模式)。(7)以合适的速率通过SPI口将数据读出。图4．20发送程序流程围图4．21接收程序流程圈根据增强型ShockBurstTM接收模式的工作流程编写程序，其流程图如图42l所示。完成nRF24L01增强型ShockBurstTM接收模式配置后，nRF24L01进入数据接收监测状态。当接收NJE确的地址和校验码后．则自动发送应答信号．同时状态寄存器中的接收完成位置位。当DSP检测到有数据接收，则将数据读入，继续进入数据的接收检测状态。在数据读入的刷时，需要通过标识字米判断一幅图像的接收是否完成，如果接收到图像 沈刚航空l。业学院硕十学位论文接收完成信号，则关闭当前的图像文什，并进行下一个图像文件的创建，否则继续接收当前图像文件数据。4．5PC机端的图像显示程序设计在Pc机上需要将接收到的图像显示并存储起柬。主控站接收到图像数据的压缩码流后，在压缩码流前加入JPEG图像文件的头文件，并将图像的JPEG文件存储到Pc机上。利用VB环境丌发的显示窗口利mWindows操作系统的解码功能，直接将图像显示出来。4．6本章小结本章介绍了系统的软件设计，对系统终端的图像采集、JPEG图像压缩算法的DSP移植、无线数据发送和主控站的无线数据接收、JPEG3℃件的生成、Pc机上的图像显示进行了详细说明。 沈阿]航空J业学院硕十学位论文第5章系统调试与实验数据分析系统设计完成后，根重要的一步就是系统调试。通过实验数据验证最初的设想是否合格，进_’步分析改进系统性能的方法和途径。对系统的调试和测试可以按功能模块，先独立调试运行，运行成功后再系统联调，以达到较高的测试效率和效果。5．1系统基本电路的调试5．1．1电源、时钟电路、JTAG接口的调试在第四章介绍硬件制作过程中已经介绍了电源模块和时钟电路的凋试。首先用数字万用袁对各个电压模块的输出值进行测量，确定输出电压在系统的允许范啊．然后通过数字示波器对电源模块的输出进行观察确定电源是否稳定。电源的波动在200mV以内DSP系统是允许的。若电源值不符合要求就需要对电源进行处理，如：进行滤波处理或考虑布线原因。本实验经过在稳压模块处加大电解电容和在个芯片处加滤波电容，经测试完全符合要求。时钟电路是为整个系统工作提供基准时钟，虽然电路比较简单但是因此时钟电路的好坏对整个系统而言至关重要。对时钟电路的检测需要通过示波器观察品振的两个输出引脚的输出是否符合标准，输出用该为标准的_|F弦信号，本系统用的是12M的晶振。因此观察到12M的证弦信号。在后面调试DSP时可以通过5509A的时钟输出管脚观察对倍频后的时钟是否币确。JTAG接口电路在本系统中又两个，DSP仿真接口和CPLD仿真接口。在调试过程中若不能爪常工作首先婴检查的是仿真器的连接是否正确，然后考虑仿真的设置驱动问题，若设置没有问题就要考虑仿真器或下载电缆的原因。可以换一个好的仿真器柬确定是不是仿真器的问题，若仍然没有问题就归结到扳子和芯片问题。5．1．2外部存储器的调试对外部存储器的调试可以通过仿真器向外不存储器进行数据读写，并通过观察窗口进行观察，如果能读写正确则可以|兑明正常工作，如果存在问题同样首先检查电路的连接问题．然后是对系统初始化设置问题。对FLAsH的调试相对柬说比较的复杂，需要不 断的调试玎：断的改进，最终完成烧写5．2图像采集部分的调试图像采集部分首先调试SCCB总线驱动程序，法部分程序的渊试可以通过对CPLD的SCCB模拟输出端口用示波器进行观察，观察输出的时钟和数掘是否满足读写时序。然后根据课题需要通过SCCB总线对OV9650进行配置，配置完成后_司以用虚拟示波器删察OV9650图像数据输出管脚和同步信号输出管脚的波形，井进行分析，看是否和自己殴置的图像输出形式相符台。然后在此基础上测试图像数据的帧存储，用与上面同样的方法柬调试。蛀终的VHDL程序仿真波形如图51所示：』!±!L塑!!!坐j型!——一型J!!!!J!!苎j!!!i图5．1CPLD控制器仿真图最终通过虚拟矾波器观察摄像头的数掘输出信号如图52所示，其中黄线表示像素时钟信号，橙色为行同步信号，Do—D7为图像数据输出。从输出信号可以得出在一个行有效信号内有640个像索时钟，即输640字节的图像数据根据输出码流IBT一656格式可以得到在一行同步信号内输出320个像素图像数据，通过隔点采只取亮度信写。图53和图 鎏!!堕皇．!．些堂堕堡主堂垡堡塞——5．4是圉5l经放大后的开始和结柬部分，从选两个图可以清楚的看到图像的行起始标志、结束标志和同步信号之间的关系。图52摄像头输出的圈像数据和同步控制信号图5．3每行图像数据开始部分圈5．4每行图像数据结束部分5．3JPEG压缩程序的调试JPEG压缩程序基本上是一个纯算法程序，与率系统的硬件相关性不大，只要保证软件的正确性即可，但其调试也是软件部分比较难调试的部分。因为其调试过程的难于检测性。可以先在TMS320VC5509A开发板上调试．⋯次验证所发的『E确性，然后再任自己的系统板上进行调试。JPEG压缩程序本身的规模就比较大，所以也应陔以模块化的方式进行调试．即分别调试DCT、量化、Huffman编码程序，在保证这些程序模块n：确的 婆!i堕皇．!些堂堕堡±。!堡丝奎——基础上再联合调试。5．4图像无线收发部分的调试无线通信模块的调试与图像采集部分的调试有相似之处，首先调试其sPI时序的正确性，在此基础上再进行简单数据的无线收发的稠试，看是否能够正确的完成数据的无线传输．啁试部分数据完成后，然后在外部存储器内设置组和采集图像大小相同数组进行传输调试．正确传输完成后表示无线传输部分基本完成，下一步可进行联调。5．5系统整体的调试通过以上述步骤验证了各程序模块的正确性以后，就可以编写最终的程序．主耍是在前面已调试成功的基础上进行的一些DSP业,要的初始化．如SDRAM初始化、EMIF配簧等。然后将各个模块结合起来进行调试。因为各程序模块的正确性在前期工作中得到了验证，这一阶段调试的难度已经大大减轻了，重点放在各模块的接口上，主耍是解决各模块之问的资源冲突和逻辑配合：同时坯要检查系统硬件是否按预期的方式：[作，因为月H面的工作做的比较细致．这一阶段的调试总的说来比较顺利口。最终l竹端图像采集部分将采集部分的图像通过无线传输在终端DsP的JTAG接口，利用C语占的文件操作函数，将]PEG图像文件写X．PC机，在Pc机上通过打丌翻像文件，观察压缩后的图像。5．6系统的性能分析图51·510为不同的收发距离和测试环境下发送端采集JPEG压缩后的圈像和经尢线传输后接收端上位机收到的图像。可见躅像的性能基本达到要求。图5．5发送端采集JPEG压缩后的图像图5．6接收端接收到的图像(室内10米 沈刚航空1：业学院硕士学位论文图511发送端采集JPEG压缩后的图像图513发送端采集JPEG压缩后的图像图5．14接收端接收到的图像(隔教室50米)E释谶 沈附航空r业学院硕士学位论文影响系统效率的因素主要有图像采集速度、图像压缩速度和无线通信速度，以及这三部分之问的协调工作状况。图像采集主要通过CPLD控制完成．可以与DSP并行操作：图像压缩速度主要出DSP完成，其速度主要山DSP的处理能力和压缩算法复杂度决定；无线通信速度主要是通过无线通信模块nRF24L01完成，其速度_=|三要由模块本身、无线通信模块间的距离和DSP与无线通信模块的数据传输速度决定。系统工作过程中，这三部分既相互独立又相互制约的进'L-q2作，其时序安排也将影响到系统的工作效率。图像采集对系统性能的影响。图像的采集过程由CPLD独立控制完成，并将采集到的罔像数据存储到其外制存储器中，图像采集完成后，DSP通过CPLD将图像数掘读入DSP的外部存储器SDRAM中。CPLD控制完成图像的采集并将图像数据存储到其外部存储器的过程，这一过程l；占用DSP的CPU时间。但作为DSP的外围设备，完成图像采集后，DSP将图像数据读入其外部存储器时，需要耗费大量的CPU时间。(1)图像压缩对系统性能的影响。图像压缩包含图像数据分块和每个数据块的离散余弦变换、量化、Z形变化及编码等操作，需要进行大量的数据搬移和运算操作。本系统的设计采用DSP的硬件资源DMA完成图像数据的分块操作，同时通过调用经过汇编语言优化的库函数完成各数据块的离散余弦变换操作，在很大程度上提高了图像压缩的速度，但出于图像数据量大，仍需占j_|j大量CPU时间。(2)无线通信对系统性能的影响。图像数据的无线传输采用具有最快发射速度为2Mbps的rIRF24L01射频收发模块完成。在进行数据通信时，发送端在接收不到应答信号时将进行数据重发操作，避免数据丢失，但增加了数据通信量。无线数据收发模块作为DSP的外围设备，在进行图像数据读写时，也将占用大量的CPU时问。(3)无线通信的距离和周边环境对数据通信的速度也有影l棚。随着距离的增加或J割边环境对射频信弓吸收的增强，通信的速度降低，数据包的云失和误码率增加。数据包的丢失和误码率的增加，使无线通信过程中的数据重发次数提高，降低图像数据传输速度。在室内，尤其是在有墙阻隔时，由于信号减弱，造成应管次数较多，使图像的传输速度慢，传输距离近。 沈日I航空I业学院顶十学忙论文通过CCS集成丌发环境中的断点和配置时钟功能对各个函数和子程序进行巾独计时．累加后通过计算可得出图像采集，图像压缩和无线传输所消耗的CPU时钟周期，CPU时钟周期可通过系统设定的DSP工作主频计算得到，以此计算各个子系统功能所需要的时间。图515右下角红框处为时钟配置显示区。丌始为零，当执行完一个函数或循环时就会显示所消耗的CPU时钟周期数．图516为运行完某个子函数所消耗的CPU时钟周期个数，显示为25872个。图5．15始终配置显示区图516函数所消耗时钟周期 洗m航空『=业学院硕七学位论文通过上面介绍的方法在实验室中进行测试，CPU时钟定为48MHz的情况下正确采集一幅图像所需要的时钟周期大约为48X107个CPU时钟周期，一个CPU时钟21×108秒，所以正确采集一幅图像的时间为48×107×21×10-8≈1秒。在图像压缩部分对一个8x8数据块进行压缩所需要的CPU周期为16×104个，一幅大小320X200的图片分为40X25个数据块，因此完成一幅图像压缩所需要的时间为8×103X25×40×2l×104≈025秒。从一幅图像丌始发送到一幅图像发送完成收到应答信号所需要的时问为428X104X72×21X10-8≈0127秒。综上所述，完成一幅图像采集到无线传输完成所需要的时间为I377秒，但在接收端还需要对数据进行处理，如)JtJ／X．头文件等，并且生成的图像JPEG文件还要传入电脑中进行显示，最终从一幅图像采集到接收端显示图像的时间大约2秒。从上面得分析可以看出，该系统还有很大的优化空间，这些工作将在系统的浚进过程中逐步完成。为了提高数据的比较性，选择空旷的操场、教学楼走廊和墙之隔的两个教室(墙厚约25厘米)进行测试，通过10十分钟内接收图像的帧数计算平均图像传输速度．表中括号内的数槲为测试时接收到的图像帧数。表5．1图像无线传输速度测试表 ——婆!I塾兰!．些堂堕堡±堂生堡塞结论近年柬，DSP和CPLD技术获得了E速发展，芯片的性能不断迎向新高，基于DSP+CPLD枞．式数字图像采集系统园其通用性和高性价比得到了越来越广泛的应用。本课题针对这一极具实用性和市场价值的技术进行了深入研究，设计出了一套基于DSP+CPLD的数字阻像无线传输系统，并在霞系统上对基于DsP的数字圈像JPEG压缩算法进行了研究。全文的主要工作及得到的主要结论总结如下：深入研究学习TDSP相关技术，JPEG图像压缩技术、OV9650图像解码芯片和nRF24101的的二r作原理和删序关系。同时对相关集成开发环境CCS33，ISE9li，ModelSim60，AltiumDesigner60进行深入学习和使片{。(1)分析比较了当|j{『各种数字图像无线传输系统的结构和软硬件实现方案，在此基础上提出了基于TMS320VC5509ADSP+CPLD的数字图像无线传输设计方案。由CPLD进行视频采集的时序控制，在DSP上完成图像压缩功能并通过无线模块实现图像的无线传输：本方案结构简单，成本低，性价比高，具有一定的先进性。(2)完成图像采集部分的VHDL语言程序编写并进行功能仿真，完成JPEG压缩编码程序的编写和无线收发驱动程序的设计，并对JPEG压缩算法进行了优化。(3)以硬件工程师的原则为指导，完成了系统的整体设计和硬件平台的制作。包括原理图，PCB，器件的焊接等，充分保证系统的可靠性和稳定性。(4)在制作的硬件平台上进行程序移植并按照由部分到整体的顺序进行系统的软硬件调试，包括图像采集子系统，图像压缩子系统，图像无线收发子系统和相关电路的调试。(5)经过实际的凋试和现场试验(具体结论见56节：系统的性能分析)，哦系统在有效传输距离范围内能够实现图像的连续采集和无线传输，JPEG腓的图像质量和传输速度均基本达到设计要求。馥系统将在低端民用电子消费品，监控等发面得到广泛的的应用。对今后工作的建议 沈川航空T业学院硕十学亿论文本论文具有_’定的应用价值。但介于本系统所涉及的深度和广度，以及时州所限尚有许多待改进之处，有待后续的研究者加以完善。本文有待改进之处如下：(1)主控站通信方式的改进：在主控站接DSP与PC机可通过usB口通信，提高与Pc机通信速度：(2)硬件采集部分的改进：对图像采集部分数据的存取采用乒乓结构进一步提高系统的图像传输速率：(3)VC5509A是性价比较高的一款DSP芯片，满足静止图像处理或对实时性要求不高视频图像的需要，但很难满足活动图像压缩编码的需要。因此改进过程中可选用运算速度更高的DSP芯片C62x系iqJDSP芯片。(4)对整个系统进行软件优化，本系统还有较大的优化空间，撮总图像采集速率还有较大提高。(5)在接收端添加图像处理功能，增强图象显示效果，也可加入图像识别功能，通过对特征值的判断发出报警信号等功能。通过以上措施对系统整体进行优化，增强其实用性，使之成为完善的无线视频图像传输产品。相信必定有很高的性价比和广阔的市场前景。 婆!i堕兰一!些兰堕婴主堂生堡壅附录ⅡPCB实物图PCB扳正面图PCB扳背面圉 附录Ⅲ最终实物图发送端实物图接收端实物 洗日i航空r业学院硕十学位论文参考文献[1]刘微中低速短距无线l利像传送系统【D】：【硕十学仃论立】杭l-tt：浙江人学．2006【2】鄢f武幽像无线传输系统[D]：[硕+学位论文]捐州：讯建农林人学，2007【3】削俊锋无线幽像采集传输系统【D]：[硕十学忙论文]杭¨I：浙江人学，2005[4]成乔旺j盥控系统中摹]iGPRS的无线数据传输系统的研究’0实现[D】：[硕十学位论文]北京：北京邮l乜人学，200615]汲清波t冯驰，张鲁基丁JPEG的图像压缩传输系统m应川科技．2005，(2)：27—29[6]ZOL报价MGPRS[EB／OLlhttp：／／detailzoleomon／productpaiatrr'index]752html[7]网络技术文档巾心W^短距离无线互联技术之评[EB／OL]htrp：／／blog163comdijingningl982／bloWsmtic／5474269200851411649837／[8]黄福锦基r小波变换的蚓像压缩技术研究【D】：[碗十学住论土】略尔滨『li：}尔滨J程人竽，2004[9]TI．TM$320VC550315507／5509／5510DSPDirectMemoryACCcsS(DMA)ControllerReferenceGuide．2007[10】刘营基J：DSP的视频采集系统研究与实现【D】：[硕士论文】哈自；滨：哈尔滨l‘袢人学，2007[111沈兰舶”田栎无线视频传输技术的发展[J]电子技术应H{．2001．(』)：5-9【12】张健，是晓冰无线视频通信综述【J】中国数000，(1)：3642[13】州栋静lP削像编码的基奉方法与国际标准『M1．北京：J匕京邮电人学出版朴．200323．87[14]蔡J一杰，岳华，刘小I氍i生续色调静止幽像的压缩10编码一JPEG第1版南』}捌通讯网络．2人学出版，1995：I．27页，210-219页【15]是乐南数捌J矗缩的娅理与J近刚』B京：电fI，业出版卒十，1995：7-】0页【16]LuigiAtzoriTransmissionofJPEGimagesov盯wirelesschannetswithunequalpowerdistributionIEEETransactionsoDCousumerElectronics[J]2003，9(4)：883-888[171蒙继华-孙宝生，李婷栗卅行程编码进行位蚓压缩的研究[盯新疆人学学报．2003，(4)：382-385[18】TeKasInslrumemsCodeComposetStudioUser’sGuide．2090[f91，|}勇，敞辉．戈禁峰DSP集成开发环境CCS开发指南[M】北京：北京航空航天人学Ⅲ版礼．200338-93[20]彭房踪．管庆DSP集成开笸环境—ccs及DSP／BIOS的原理与麻川『M1北永电f】：业出版朴，200425—326[2I]01E删CPLD选掣[EB／OLlhap：／／wwweefocuscom／article／08—05／43224051005242274html[22]ov9650ColorCMOSSXGA(1．3MegaPixel)CameraChipT”DATASHEETImplementationGuideVersion11，December7，2004[23】Texasinstrumentsdsp选择指南2005年第二季度[24】TexasInsm,mentsTMS320VC5509Fixed—PointDigitalSignalProcessorDataManual[S]LiteratureNumber：SPRSl63E，April2001一RevisedJuly2003[25]TexasInstrL】D]entsTMS320C55xDSPCPUReferenceGuide[S]LiteratureNumber：SPRU37lFFebruary2004[26]TexaslnstTllmentsTMS320VC5509AFixed-PointDigitalSignalProcessor，2008[27】TexasInstrumentsIncorporated著．TMS320VC55x系刘DSP的CPUjo外设[M】．彭启琼，武乐琴 洗刚航空l。业学院硕七学位论文等编译北京：7占华人学111版礼，2005：10—256[28]赵洪亮，b凡毙黄鹤松等．TMS320C55xDSP麻H|系统设计[M]北京·，Ik京航空航夫人学【IlJ短利’，2008：336．351[29】基丁SDRAM的视频处理器设计与实现hrtp：／／www．avrw．com]article／art1115230Inm【30】TexasInstrumentsTMS320VC5509DSPExternalMemoryInterface(EMIF)ReferenceGuide[S1LiteratureNumberSPRU670，October2003f31]SDRAM文档(32]张小波t廖新祉萆丁DSP的低功耗高速采集系统电子技术应Ⅲ[J]2004(12)[33】TIDatasheet：UsingtheTMS320vc5509／5509ABootloeder．2003(9)[34]AdvancedM㈣Devices，am291vS00b[RIAMDTechnicalspecificafon．publication#21490，August2000[35】NordicSemiconductorASASingleChip2．4GHzTransceivernRF24L01【EB／OL]http：／／www．nordicserni，2005[36】i,gAlll华为技术订限公，目Q／DKBA—Y004深圳rb"华为技术有限公-J企、lk标准【s】深圳，1999[37]ISE深入教雅[EB／OL]http：／／wwwsupp01txilinxcom／supporfftechsup／tutofials／[38]Ⅲ耕，许文波XilinxFPGA开发使JH敦捌[M]北京：消o#人学出版社．2008：212-218[39]PmpfietarytoOnmiVisionTechnologiesVersion21，2003(SCCB】[盯[40]OmniVisionSerialCameraControlBus(SCCB)FunctionalSpecificationLastModified：26February2003DocumentVemion21[41]张琦t畅盈响，张远等数字电视中心技术第一版北京：北求J捕学院出版社，20014—5，22—39[42]I丁URecommendation1TU—RBT．601-5StudioEncordingParametersOfDigitalElevisionForStandard4：3AndWide—Screenl6：9AspectRations[S]19951．16[431ITUReconanen出tionITU—RBT6564InterfacesForDigitalCotnponefltVideoSigmalsIn525一LineAnd625-LineTelevisionSystelmOperatingAtThe4：2：2LevelOfRecommendationJTu“RBT．601[s】19981-13[441杨林数字视频分^￡编码4：2：1、4：2：2种4：2：0取样格式简介【J】n部j辐LU视，20075(2)‘2-3【45】BongsconKang，JuhyunKim，Hoongeeyangb，Designofmuhi—standardNTSC／PALvideoencoder[J]CtlrTentAppliedPhysics(2004)37-42[46]腿鹏ETMS320VU5402DSP的计行0【导加载[J】机械管理开发，2006lO(5)75—79[47]沈海涛H像无损压缩与DSP实现ID】：[硕十|^文]阳安：州北I。!№人学．2007[48]李坤，肖叵等TMS320VC33的引导加载方法砹计与实现[J]200323(2)166一168[49]张箍贞，刘滔Visualc什实现MPEG／JPEG编解码技术[M]北京：人㈨㈣U川扳社t200110-69[50]张维谷I利豫文件格式一wIndows编样[M】JE京：清华人学出版社，199682-235『511TexasInstrumentsTM$320C55xDSPLibraryProgrammer’SRefefence．2006[52]TexasInstrumentsTMS320C55xInlage／VideoProcessingLibraryProgrammersReference，2004『53]TexasInstrumentsTM$320C55xOptinfizingC／C抖CompilerUset’sGuide，2003『541TexasInstramentsTM$320VC5503／5507，5509／5510DSPDirectMemoryAccess(DMA)ControllerRefefenceGuide，2007[55】中敏，可j矣冰等DSP原理及其在移动通信系统中的应川[M1J匕京人K邮Ib出版朴200I130．139 ●沈月I航空I：业学院硕L学位论文攻读硕士期间发表(含录用)的学术论文1、张芝贤，邱委华，朱庆闲等，基于CPLD译码的DSP的Flash烧写微型机与应用，2009，28(13)：68—702、张芝贤，邱委华，张正吉等，基于DSP的图掾口：缩无线传输系统设计电子设计工程，2009，17(194)：46．48 版权授权说明本人授权学校“有权保留送交学位论文的原件，允许学位论文被查阅和借阅，学校可以公布学位论文的全部或部分内容，可以影印、缩印或其他复制手段保存学位论文”；愿意将本人学位论文电子版提交给研究生部指定授权单位收录和使用。学校必须严格按照授权对论文进行处理，不得超越授权对毕业论文进行任意处置。作者：邱委翠加7年从月z牛日指导教师：孑喀芝凝1m，年，；月昝日