一种8+bit+risc+mcu内核的研究

一种8+bit+risc+mcu内核的研究

ID:33157720

大小:1.33 MB

页数:46页

时间:2019-02-21

一种8+bit+risc+mcu内核的研究_第1页
一种8+bit+risc+mcu内核的研究_第2页
一种8+bit+risc+mcu内核的研究_第3页
一种8+bit+risc+mcu内核的研究_第4页
一种8+bit+risc+mcu内核的研究_第5页
资源描述:

《一种8+bit+risc+mcu内核的研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、Y10383ID分类号UDC:密级学号⑨东南大掌工程硕士掌位论文一种8BITRISCMCU内核的研究研究生姓名:导师姓名:杨勇董渣数撞盎翅羞壶王申请学位级别王狸亟±论文提交日期2QQ§生!旦!璺旦学位授予单位丕直态堂工程领域名称电王墨逼值工程论文答辩日期至QQ鱼生鱼壁旦窒墨日学位授予日期2Q生旦旦答辩委员会主席——评阅人2006年9月15日一种8BITRlSOMOU内核的研究摘要自从1976年Intet公司首先推出MCS~48系列MCU以来。世界各地的著名集成电路芯片制造商如Motorola、Atmel、Winbond、Philips、Microchip、Sams

2、ung、Hitachi、NEC等等,看到McU的巨大商机,都纷纷推出各自的产品。随着超大规模集成电路的出现及微电子半导体l艺水平的不断提高,MCU技术水平也不断进步。但在中国大陆目前还没有一家公司大量生产MCU,因此国家集成电路产业化(深圳)基地提供资金给深圳市中微半导体公司以支持研究本课题。本文详细介绍了Mcu的主要体系结构,综合各种因素。本文中的MCU内核设计采用了哈佛(Harvard)双总线结构的RISC指令系统。本文还详细的介绍了MCU的主要组成部分,及设计要点、设计心得,并结合批量生产的需要进行了优化。文章对MCU的主要组成部件:算术、逻辑运算单元(AL

3、U)、存储器(ROLl)、寄存器(RAM)、特殊功能寄存器,I/0口,指令寄存器、译码器、时钟发生器、复位系统、振荡电路、看门狗、中断、堆栈、定时器/计数器、低功耗设计都一一作了详细的设计说明。文章对MCu设计的流水线结构、总线结构、指令结构等一些体系架构上的理论也作了较为深入的介缁与分析。文章还对Mcu的验证作了介绍,介绍了MCU的逻辑验证、VHDL仿真方法。该MCU在企业里经过详细的规划、研究、设计及测试,采用Foundary的OTPIP成功的流片成功。取得了比较满意的效果。文章的最后指出了Mcu的进一步研究的一些方向,这是提高我国MCIJ设计、生产水平必须要

4、跨过的一些技术障锝。关键i司:单片机、精简指令、算术逻辑运算单元、程序存储器、数据存储器、定时器、看门狗电路、Verilog仿真TheResearchof8BITRISCMCUCoreABSTRACTSinceIntelCompanyhadproducedthefirstMicro—controlUnit(MCU)in1976,MoreandmoreIntemationalcompaniespayattentiontothemarketofMCU,SuchasMOTOROLA、PHILIPS、ATMEL、MICROCHIP、HOLTEK、SAMSUNGANDHIT

5、ACHI.FollowingtheimprovementoftechnologyOfIC,ThequalityofMCUbecomebetterandbetter.Butinmainlandchina,thereisnoonecompanyproducesuchkindofproduct,SOtheICCSZgivefIJndtoCMStoresearcha8bitRISCMCUCore.Thisarticlehasshownthestructureof8bitMCUcore,andwechoiceHarvardstructureasbaseofour8bitRI

6、SCMCUCore.mainpartsofMCUincludeALU、ROM,RAM,Timer,SpecialRegister、InstructionDecoder、ClockModule、I/OcontrolModule.AnotherpartofthisissueisthesimulationofMCUCore.InthissectionhasshowntheVerilogSimulationofschematicofMCUCore.Attheendofthisarticlehaspointedoutthefollowingresearchdirection

7、ofMCIIKeyWords:MCU、RISCInstruction、BUS、ALU、ROM、RAM、WDT、Timer、VerilogSimulation东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。东南大学学位论文使用授权声明东南大学、中国科学技术信息研究所、国家图书馆有权

8、保留本人所

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。