简单组合电路的设计

《简单组合电路的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验一简单组合电路的设计按照第五章给出的步骤，利用QUARTUSII完成2选1多路选择器的文本编辑输入(mux21a.v)和仿真测试等步骤，给出仿真波形。最后在实验系统上进行破件测试，实际验证木项设计的功能。仃)实验目的：熟悉QUARTUSII的VeClogHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿克和硬件测试。⑵实验内容1：modulemux21a(a,b,s,y);inputa;inputb;inputs;outputy;wirey;assigny=(s==1'bO)

2、?a:b;endmodule参考源代码：mux21a的仿真波形(3)实验内容2：将设计的多路选择器看成是一个元件mux21a,利用模块调用来描述下图，并将此文件放在同一H录中。MUXKU2moduleMUXK(al,a2,a3,sO,si,outy);inputal;inputa2;inputa3;inputsO;inputsl;outputouty;wireouty;wireImp;mux21aul(.a(a2),・b(a3),・s(sO),・y(tmp));mux21au2(.a(al),・b

3、(tmp),・s(sl),・y(outy));endmodule以卞是参考程序：按照五章的步骤对上例分別进行编译、综合、仿真。并对其仿真波形作出分析说明。MLXK的仿真波形引脚锁定以及破件下载测试。若目标器件是EPM7128SLC84-15(MAX7000S系列)，建议选实验电路模式5,用键1(PTOO,引脚号为4)控制sO；用键2CPIO1,引脚号为5)控制si；a3、a2和al分别接clock5(引脚号为75)、clockO(引脚号为2)和clock2(引脚号为70)；输出信号outy仍接扬声

4、器spker(引脚号为81)。通过短路帽选择clockO接256Hz信号,clock5接1024Hz,clock2接8Hz信号。最后进行编译、下载和硬件测试实验。(4)实验内容3：SSiHBHHHtoPI0W-PI016gPIO23-PIO20aPIO27-PIO24氏PIO31-PIO28sPIO35-PIO32PIO39PIO36PIO43-PIO40PI047-PI044D16ZJD159011UW«8滾4厦3«2-IFPGAfCPLDB怖力片PIO15-PIO8PI07PIOSPIO

5、SPI04PIO3PIO2PIO1PIOONO.5wvvw.mvpdz.com(5)实验报告：根据以上的实验内容写出实验报告，包括程序设计、软件编译、仿克分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。木文來口：MVP电子论坛www.mvpdz.com