多功能数字钟的设计.eda课程设计

多功能数字钟的设计.eda课程设计

ID:32793789

大小:489.00 KB

页数:13页

时间:2019-02-15

多功能数字钟的设计.eda课程设计_第1页
多功能数字钟的设计.eda课程设计_第2页
多功能数字钟的设计.eda课程设计_第3页
多功能数字钟的设计.eda课程设计_第4页
多功能数字钟的设计.eda课程设计_第5页
资源描述:

《多功能数字钟的设计.eda课程设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、※※※※※※※※※※※※※※※※※※※※※※※※2008级学生EDA课程设计EDA课程设计报告书课题名称多功能数字钟的设计姓名王兴俊学号081220138院系物理与电信工程系专业电子信息工程指导教师周来秀讲师2011年6月13日13一、设计任务及要求:设计任务:利用QuartusII软件设计一个多功能数字钟设计要求:所设计数字钟是基于现实基础上的多功能数字钟,基本上能实现一般多功能数字钟的功能,包括翻页显示时间和日期,调整时间及日期等等,利用QuartusII强大的编程功能以及完整的仿真系统进行仿真设计,通过仿真设计

2、校正达到设计要求指导教师签名:年月日二、指导教师评语:指导教师签名:年月日三、成绩验收盖章年月日13多功能数字钟的设计王兴俊(湖南城市学院物理与电信工程系电子信息工程专业,湖南益阳,41300)1设计目的EDA是电子设计自动化的缩写,在20世纪如年代初从计算机辅助设计、计算机辅助制造、计算机辅助测试和计算机辅助工程的概念发展而来的。传统意义上或者狭义上的EDA技术是指可编程技术,是以计算机为工具,融合了应用电子技术、计算机技术、智能化技术的最新成果而开发出的电子EDA通用软件包,设计者在EDA软件平台上,用硬件描述语

3、言VHDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。利用EDA技术进行电子系统的设计,具有以下几个特征:①用软件的方式设计硬件;②用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的;③设计过程中可用有关软件进行各种仿真;④系统可现场编程,在线升级;⑤整个系统可集成在一个芯片上,体积小、功耗低、可靠性高。因此,EDA技术是现代电子设计的发展趋。利用EDA设计电子产品已经是势在必得了。2设计的主要内容和要

4、求a.数字钟能够显示年、月、天、小时、分钟、秒。在数字钟正常工作时可以对数字钟进行快速校正,即拨动开关可对其进行校正,在数字钟正常工作情况下,可以对其进行不断电复位,以使时、分、秒显示回零。b.对数字钟采用层次化的方法进行设计,要求设计层次清晰、合理,构成整个设计的功能模块既可采用原理图输入法实现,也可采用文本输入法实现。c.对设计电路进行功能仿真。d.将仿真通过的逻辑电路下载到EDA实验系统,对其功能进行验证。133整体设计方案基本设计方案:多功能数字钟具有时间显示和日历显示的功能,而时间模块和日历模块有很多相似的

5、地方,如果再进行细分,则他们都着类似的模块。所以采用模块设计将大大简化多功能数字钟的程序设计。图3.1数字钟整体设计方框图4硬件电路的设计4.1分频器模块的设计图4.1分频器模块因为试验箱上晶振为20MHz,对于秒表的计时和进行数码管的动态扫描来说,频率都太大了,因此要将20MHz进行分频处理,本次设计将分成1KHz和1Hz两个频率。134.2计数器模块的设计图4.2计数器模块在数字钟的设计中,计数器模块是最常见和最为通用的,在本次设计中用到了模为24,60,99,12和31五个计数器。因为他们都是大同小异的,所以这

6、里只列出了模为24的计数器(即小时计数器)4.3动态扫描模块的设计图4.3动态显示模块因为本次课程设计有多组数据要显示,显示方式为数码管动态显示。比之于静态显示,动态显示有着不可替代的优点:占用数据线少,功耗小等特点。134.4开关选择模块的设计图4.4开关选择模块因为本次课程设计要实现两个功能:时间显示和日历显示,通过开关KEY来切换。4.5译码器模块的设计图4.5译码器模块要想将时间或日历在数码管上显示出来,译码器模块必不可少,本次课程设计使用的事共阴数码管。135软件设计5.1分频器模块的设计的源程序LIBRA

7、RYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYFREQISPORT(CLK:INSTD_LOGIC;--时钟输入CLK1KHZ,CLK1HZ:BUFFERSTD_LOGIC);ENDFREQ;ARCHITECTUREBEHAVEOFFREQISSIGNALCLK1MHZ:STD_LOGIC;--中转量SIGNALQ:STD_LOGIC_VECTOR(4DOWNTO0)

8、;SIGNALQ1:STD_LOGIC_VECTOR(9DOWNTO0);SIGNALQ2:STD_LOGIC_VECTOR(9DOWNTO0);SIGNALDIR_FLAG:STD_LOGIC;--方向标志BEGINPROCESS(CLK)--把20MHZ的频率变为1MHZBEGINIF(CLK'EVENTANDCLK='1')THENIF(

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。