高可靠dcdc变换器模块设计

高可靠dcdc变换器模块设计

ID:32789491

大小:64.13 KB

页数:3页

时间:2019-02-15

高可靠dcdc变换器模块设计_第1页
高可靠dcdc变换器模块设计_第2页
高可靠dcdc变换器模块设计_第3页
资源描述:

《高可靠dcdc变换器模块设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、高可靠DC/DC变换器模块设计忖前,在髙端电子设备领域,高等级的DC/DC电源模块主要还是依赖国外进II,因此,尽快实现高质量等级DC/DC电源模块国产化迫在眉睫。本文以--种质虽等级为H级的DC/DC电源模块的设计为例,从电路、工艺等方而详细介绍了H级DC/DC电源模块的设计思想。1模块主要指标该DC/DC电源模块是为幣机配套使用的。其要求的输入电压为20-35V,输出电压为10-10.IV/10-10.2V(—55C〜+125CIC).5—5.1V/5〜一5.2V(—・55C〜+125€),负载凋整率和电压调整率均小于1%,输出纹波电压小于40Mv2电路设计2.1非

2、平衡双路功率电压输岀设计在DC/DC变换器设计中,对于两路输出功率不相等的模块來说,其设计主要有两种方法:一是采用变压器绕组,并利用耦合电感和低压稳压电路进行二次稳压方法。二是采用变压器次级多绕组來分别输出两路相对独立的电压。其中方法一虽然可以捉高电路的稳定度,保证输出电压的精度,但是会增加电路的损耗,因为二次稳压电路的输入和输出电压差越小,稳压电路功耗就越小,而该项目两路输出功率相差很大(分別为55W和2.5W).主路功率变化范围也较大。而若采用方法二,又由于反馈只能控制一路电压,所以只能育一路输出电压的梢度得到保证,列一路电压只能靠变压器和遊波电感预稳,而主路输出功

3、率变化较大又必然帯来辅路变压器次级电压的较大变化,冈而无法保证输出电压的精度。为此,本设计采用两路输出來分别独立地控制和反馈,这样既可以精确控制输出电压,乂可以减小因二次稳压带来的损耗。2.2变压器的设计设计变压器时,应首先合理选择磁芯材料。磁芯材料需考虑的最主:耍因数是它在工作频率处的损耗和应用施通'密度。确定了模块工作频率后.即可根据制逍商提供的手册确定材料的具体型号,然后查出模块在城恶劣使用环境条件下的磁通饱和密度,再由此确定使用战大磁通密度,以保证变压器始终不会工作在饱和点,提高模块的可靠性。如果设定的工作频率为500kH乙通过手册可以查到:TDK公司的PC40

4、,PC95系列以及SIEMENS公司的N67系列都可以满足耍求。确定了具体的磁芯型号、形状和尺寸后,便可以査到该型号在125C时的磁通饱和密度Bs,然后根折降额设计选杼最大磁通密度为0.2BS,在确定BMAX后,就可以根据下式计算岀变压签的原边匝数:式中,Kf为波形系数(方波时为4),为开关频率(Hz);Ae是磁芯有效面积(m2).BMAX为磁通密度(T),Vi为输入电压(V),Np为原边匝数。由原边匝数便可计算出变压器的副边匝数:式中,Np为副边匝数,VilN为原边般小输人电压。由于和变压器相关的损耗主耍有磴滞、涡流和电阻损耗。磁滞损耗与绕组的匝数有关。它决定了每个工

5、作周期磁场力所作的功。该损耗可以由下式给岀:式中,Kh瓦为材料的磁滞损耗常数,Vc是磁芯体积,单位cm3,fSW为开关频率,单位为H乙BMAX是最大工作磯通密度.单位T。由(3)式所见,损耗与开关频率和工作磁通密度敲大值的二次方成正比。因此,在设计时,应在优选具有高导磁率、高频损耗小的磁芯作变压器磁芯的前提下,还要合理设定BMAX.并通过介理设讣匝数來减小变压器的磁滞损耗。2・3反馈补偿电路的设计众所周知,负反馈环是开关电源的核心部分,它保持输出电压的恒定主要是通过采用误差放大器来减小输出电压与理想参考电压的谋差,从而实现这一功能的’由于实际应用中存在负载变化和输入电压

6、变化,所以要求误差放大器对这些变化能有快速响应,并ri不会因此产生振荡而造成盛个系统的不稳定。设计误差放大器补偿电路应遵循以下原则:首先在所有增益大于OdB的频率处,其闭环相位应不超过一360°.在丈际设计中,一股选择小于300。:其次,闭环増益的穿越频率尽可能高,立流増益尽可能大,这样有利于提高系统的调节精度和瞬态响应:最后,闭环増益曲线的斜率应以一20Db/dec下降。由于不同电源采用的控制方式不同,相应的补偿方式也不同,本文采用电流型控制方式,采用的补偿方式为极点一零点补偿。共电路如图1所示。这种补偿方法在血流处有一个极点,可通过捉高谋差放大器的开坏培益來改善输出

7、调节性能。在輸出滤波器最低极点频率或以下处引入一个饗点,可以补偿滤波器极点引起的相位滞后。由于采用两路输出分别独立控制和反馈的电路比较复杂.组装密度较高,所以,引线之何、引线和元器件Z间、引线与机壳Z间的干扰必然增大:另外,该电路工作在开关状态,各单元电路之间闵有脉动电流和噪声,因此容易通过电源内阻.引线等公共阻抗形成耦合噪声。设计时首先可在电路中増设濾波坏节來抑制耦合噪声,另外可在导线布局上尽量减小公共阻抗,合理设買接地点,并减小电源内阻來降低噪声,同时可将信号线与噪声源及流过脉动电流的引线分离,以减弱耦合噪声。其次应住设计中尽可能降低

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。