fpga开发流程每一环节的物理含义和实现目标

《fpga开发流程每一环节的物理含义和实现目标》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、FPGA开发流程每一环节的物理含义和实现冃标FPGA的开发流程是遵循着ASIC的开发流程发展的，发展到目前为止，FPGA的开发流程总体按照图1进行，有些步骤可能由于其在当前项冃中的条件的宽度的允许，可以免去，比如静态仿真过程，这样来达到项目时间上的优势。但是，人部分的流程步骤还是需要我们循规蹈矩的去做，因为这些步骤的输入是上一个步骤的结果，输出是下一个步骤的输入的关系,这样的步骤就必不可少了。图1有人看到这个流程图的时候，第一个发口内心的感叹是“啊，怎么这么麻烦啊，特別是Z前从事软件开发转过來的。対于他们來讲，很少有接触到-•种技术有如此多的

2、环节來实现。但是这并不能说明FPGA开发的具体难度，与软件开发有输入、编译、链接、执行步骤对应的就是设计输入、综合、布局布线、下载烧写，FPGA开发只是为了确保这核心实现主干路每一个环节的成功性加了其他的修饰（约束）和验证而己。下面，我们将以核心主干路为路线，一一介绍每个环节的物理含义和实现目标。设计输入设计输入方式从图1FPGA开发流程屮的主干线上分离出第一步设计输入横向环节，并做了进一步的细节的处理，如图2,从图上看到，设计输入方式冇三种形式，冇IP核、原理图、HDL,由此展开设计输入方式的探讨。图2原理图输入原始的数字系统电路的设计可能

3、人家还不可能想象,是川笔纸一个个逻辑门电路捷至晶体管搭建起来的，这样的方式我们称作原理图的输入方式。那个时候，硬件工程师们会围绕的坐在一块，拿着图纸来讨论电路。幸亏那时候的数字电路的还不是很复杂，要是放到今天，稍微大一点的系统，也算得上是浩大工程，稍微有点电路要修改的话，这个时候你要是一个没耐心或是一个急性子的人可能就就会丧失对这个领域的兴趣。话说回来，那个年代出来的老工程师们，电路基础功夫确实很扎实。事情总是朝着好的方向发展的，后來出现了人型计算机，工程师们开始将最原始的打孔的编程方式运用到数字电路设计当中，来记录我们手工绘画的电路设计，后

4、来存储设备也开始用上了，从卡片过度到了存储文本文件了，那个时候网表文件大致是起于那个时候。需要注意的问题是原理图和网表文件的关系，原理图是我们最开始方便我们设计的一个输入方式，而网表文件是计算机传递原理图信息给下一道流程或是给仿真平台进行原理图描述仿真用的。设计输入方式不一样，但是对于功能仿真来讲，最终进度到仿真核心的应该是同一个文件，那么这个文件就是网表文件了。冇了计算机的辅助，数字电路设计起來可以说进步了一大截，但是如果依然全部是基于逻辑门晶体管的话，还是比较繁琐。于是后來出现了符号库，库里包含一些常用的具有通行的器件，比如D触发器类的等

5、等，并随着需求的发展，这些符号库不断的在丰富。与在原理图里利用这些符号库构建电路对应的是，由原理图得到的这个网表文件的描述方式也相应的得到扩展，那么这里网表文件里对电路符号的描述就是最开始的原语了。作为最原始的数字电路ASIC设计输入的方式，并从ASIC设计流程延续到FPGA的设计流程,有着它与生俱来的优点，就是直观性、简洁性，以致冃前依然述在使用。但是需耍注意的是,这也是相对的，具体讨论见下一小节。HDL输入HDL全称是硬件描述语言HardwareDescriptionLanguage,这种输入方式要追溯的话得到20世纪90年代初了。当时的

6、数字电路的规模已足以让按照当时的输入方式进行门级抽象设计顾左顾不了右了，一不小心很容易出错，而且得进行多层次的原理图切割，最为关键的是如何能做到在更抽象的层次上描述数字电路。于是一些EDA开始提供一种文本形式的，非常严谨，不易出错的HDL输入方式开始提供了。特別是在1980年的时候，美国军方发起来甚高速集成电路(Very-High-SpeedIntegratedCircuit)计划，就是为了在部队中装备中大规模需求的数字电路的设计开发效率，那么这个VHSIC破件描述语言就是我们现在的VHDL语言，它也是最早成为硬件描述语言的标准的。与之相对的

7、是晚些时间民间发起的Verilog,后来到1995年的吋候，它的第一个版本的IEEE标准才出台，但是沿用至今。前面提到HDL语言具有不同层次上的抽象，这些抽象层有开关级、逻辑门级、RTL级、行为级和系统级，如图3•其中开关级、逻辑门级乂叫结构级，直接反映的是结构上的特性，大量的使用原语调用，很类似最开始原理图转成门级网表。RTL级乂可称为功能级。厅为级功能级SystinnVerilogVHDLVerilog•级N/结逻关VITAL图3HDL语言除了前面提到的两种外，历史上也出现了其他的HDL语言，有ABEL、AHDL、硬件C语言(System

8、C语言、Handle-C)>Systemverilog等。其中ABEL和AHDL算是早期的语言,因为相比前面两种语言来讲，或多或少都有些致命的缺陷而在小范围内使用或