fpga位流生成及其压缩

fpga位流生成及其压缩

ID:32591964

大小:1.90 MB

页数:58页

时间:2019-02-13

fpga位流生成及其压缩_第1页
fpga位流生成及其压缩_第2页
fpga位流生成及其压缩_第3页
fpga位流生成及其压缩_第4页
fpga位流生成及其压缩_第5页
资源描述:

《fpga位流生成及其压缩》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第1章,;

2、言等。FPGA供应商则主要关注于工艺映射、布局、布线、时序分析以及位流生成等后端领域。图1-1FPGAQ∞设计流程1.2FPGA位流模块FPGA的设计流程一般包括设计输入,逻辑综合,工艺映射,布局布线,位流下载,时序验证等过程。从设计输入到最后的位流下载都是在一个完整的集成的开发环境中完成。其中,位流模块位于整个FPGA软件系统的后端,读入工艺映射和布局布线的结果,并与硬件资源相对应,产生位流文件,位流文件记载了可编程逻辑单元以及布线资源的配置信息,下载到FPGA就可以实现所设计的特定电路功能。随着FPGA规模的不断增大,配置时间越来越长,所以目前制约F

3、PGA广泛应用的一个重要因素。配置位流文件从片外存储器传送到FPGA耗费的时间是FPGA配置时间主要部分。因此,降低配置文件的规模就能显著加快FPGA配置速度。1.3工作重点本文的工作重点是:根据自主开发的FPGA芯片(代号FDP250K)的硬件shccmatic提取连接盒cb以及开关盒sb等的连接关系,辅以手工提取的偏移量,第1荦0f青再加上手工提取的可编程逻辑块的内部码点,重构出编码点矩阵,并按照一定格式输出为芯片配置库文件,作为位流生成模块的输入库文件。并结合具体的硬件结构,根据工艺映射和布局布线的信息,生成对应的位流文件。下载到片中可以实现预定的功能。通过整

4、个FPGACAD设计软件(FDPDevelopEnvir-onment,简称FDE)对芯片的各种可编程逻辑单元以及互连资源进行软硬件协同测试,通过大规模用户电路的实际测试,验证FDP250K硬件结构设计的正确性。为了减小FPGA的配置时间,还提出一种FPGA配置文件压缩算法,可以有效减小位流文件规模,加快配置的速度。1.4论文组织本文的组织结构如下:第2章将简要介绍FDP250K的硬件结构,包括可编程逻辑单元和布线资源。第3章将简要介绍针对FDP250K的芯片配置库生成模块。第4章将着重阐述FDE软件系统中的位流模块的设计理念和方法。第5章则对FPGA配置文件压缩问

5、题进行了研究。第6章是整个论文工作的总结与展望。第2章FDP250K硬件结构2.1FPGA基本结构ProgrammableRouting图2-1FPGA基本结构oek如图2-1所示【3】,FPGA基本结构包含三大基本组成部分:可编程逻辑块(ProgrammableLogicBlocks),用以实现用户电路的逻辑功能:可编程互连资源(ProgrammableRouting),用以实现可编程逻辑单元之间的相互连接;可编程输入输出块(ProgrammableInput/OutputBlocks),用以实现信号的输入输出。本节将主要介绍FDP250K可编程逻辑资源和可编程互

6、连资源的结构。第2帝FDP250K硬件结构2.2FDP250K可编程逻辑单元结构描述可编程逻辑单元(ProgrammableLogicCell,简称LC)是FPGA可编程逻辑资源的核心功能模块。通过对阵列化LC的不同配置与连接,能够实现设计者所需的不同电路功能。FDP250K的可编程逻辑资源采用目前主流的层次式UJT结构,属于中等规模的逻辑颗粒。2.2.1CLUSTER整体结构图2.2CLUSTER和连接盒图2.2是FDP250K中可编程逻辑单元簇(CLUSTER)和连接盒之间的连接关系,整个芯片就是由图2.1.1的单元以及开关盒阵列构成。可编程逻辑单元簇由4个可编

7、程逻辑单元构成,输入选择模块从连接盒、CLUSTER输出以及电源和地三组不同类型的输入信号中为CLUSTER选择合适的输入,从而可实现:①将连接盒从互连资源送来的信号送给CLUSTER:(室)CLUSTER输出信号的快速反馈,对于特定的时序逻辑设计可提供更快的专用信号传输路径并且减少对布线的压力;③为CLUSTER提供直接的高、低电位输入,结合CLUSTER内部电路使得CLUSTER产生更多的功能,而且当CLUSTER内部电路闲置时,可以提供固定电平,以降低功耗。图2.3是FDP250K中可编程逻辑单元簇内部结构,它由上下两个完全相同的可编程逻辑片(SUCE)以及一

8、个时序控制部件SCU(SequentialControlUnit)构成。一个SLICE包含上下两个LC以及两者间的关联部件,可以完成两个独立4输入组合逻辑或者一个5输入组合逻辑。CLUSTER内部的4个时序单元作为完全独立对称的单元分布在4个LC中,其可以统一配置成带有异步复位或置位以及使能的D触发器(DFF)或者电平锁存器(LATCH)。CLUSTER的SCU处理从互连、专用时钟网络、全局复位网络送来的时序控制信号,从而为4个第2章FDP250K硬件结构LC产生统一的时钟、使能、复/置位以及功能选择信号。图2-3FDP250K可编程逻辑簇结构2.2.2SLIC

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。