fpga中实现图像的jpeg压缩及其应用

fpga中实现图像的jpeg压缩及其应用

ID:35143417

大小:2.11 MB

页数:67页

时间:2019-03-20

fpga中实现图像的jpeg压缩及其应用_第1页
fpga中实现图像的jpeg压缩及其应用_第2页
fpga中实现图像的jpeg压缩及其应用_第3页
fpga中实现图像的jpeg压缩及其应用_第4页
fpga中实现图像的jpeg压缩及其应用_第5页
资源描述:

《fpga中实现图像的jpeg压缩及其应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、FPGA中实现图像的.]PEG压缩及其应用专业计算机应用技术研究方向嵌入式系统研究生姓名杜正杰指导教师陈琛张功镀二OO六年五月Y931730摘要近年来,多媒体应用已经普及到千家万户,相应的数字图像处理技术逐渐成熟且在图像通信等领域得到日益广泛的应用。实现图像编解码的IC芯片作为多媒体应用的核心技术之一,成为研究热点。同时,基于GPRS无线网络的图像传输系琉具有广泛的应用价值。在这种背景下,本文设计了一个在FPGA中硬绊实现图像JPEG编码的IP核。在此基础上,实现了一个GPRS远程图像监控系统方案。在XIL

2、INX开发工具ISE提供的现有P核的基础上,设计实现了一个完整的用于彩色图像JPEG编码的IP核。在合理利用硬件资源的条件下,有效采用了算法内在的并行性。提高图像压缩速度,减少占用逻辑单元数量。本设计中默认被编码图像为352X288像素,在VirtexIIXC2Vt000—4@40MHzFPG』气上可实现24帧/秒的压缩速率。IP核及其各模块都在XILINX公司的EDAZE具ISE6.2平台上进行了逻辑综合及功能和时序仿真。结果表明,该IP核消耗了较少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利

3、用率方面达到了较优状态,可满足实时JPEG图像编码要求。该IP核,可以与CMOS传感器集成,形成具有压缩功能的图像传感原件。也可以集成到动态视频压缩芯片中,实现JPEG编码功能。在该IP核基础上,论文实现了一个基于GPRS的远程图像监控系统方案,方案的重点是实现一个图像采集、压缩和传输的嵌入式终端(简称“图像终端”)。图像采集选用352X288像素的CMOS传感器,由FPGA控制图像的采集和压缩,并传输给MCU,MCU在TCP/IP协议支持下,借助GPRS无线模块,经GPRS无线网络把编码后的图像发送到指定

4、了域名或口地址的服务器,由服务器端软件接收该图像并保存到数据库中,然后通过web页面发布,从丽实现了一个比较完整的图像监控方案。基于GPRS无线网络的图像监控系统具有广泛应用价值。该系统无需布线、使用安装方便、成本低、监控不受距离、地域、时间的限制,尤其在3G普及后,无线网络传输速度会成倍增长,借助无线公网实现的图像监控系统将有很大的应用前景。关键字:FPGA,JPEG,口核,GPRS,图像,TCPflP,InternetAbstractNowadays,multimediaiswidelyusedinth

5、ousandsoffamilies.Andthedigitalpictureprocesstechniqueisbecominggraduallymature,andiswidelyappliedinthefieldofpicturecommunication.TheICcanimplementthefunctionofpictureencodinganddecoding,whichisregardedasoneofmostimportanttechniqueinmultimediaapplicationa

6、ndisbecomingtheresearchfocus.MeanwhilethepicturetransmissionsystembasedonGPRSwirelessnetworkisbecomingofgreatapplicationvalue.Underthisbackground,thedestinationofthispaperistodesignanIPcoreintheFPGAwhichcanimplementtheJPEGencoding,BasedonthisIPcore,theGPRS

7、remotepicturesupervisionsystemdesignationisimplemented.ThisIPc_orcisbasedontheIPmodulesofferedbyXtLINXISE.AnditisusedtoaccomplishawholecolorfulpictureJPEOencoding.Withthereasonableuseofthehardwareresourceandtheefficientuseoftheparallelarithmetic,thisIPcore

8、canincreasethespeedofpicturecompressionandreducetheamountoflogicunit.Thedefaultimageis352x288inthisIPcoredesign.Anditcanimplement24framespersecondcompressionspeedinVirtexIIXC2V1000—4@40MHzFPGA.TheIPcoreandits

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。