电荷泵锁相环电路设计及其性能

电荷泵锁相环电路设计及其性能

ID:32406406

大小:237.28 KB

页数:6页

时间:2019-02-04

电荷泵锁相环电路设计及其性能_第1页
电荷泵锁相环电路设计及其性能_第2页
电荷泵锁相环电路设计及其性能_第3页
电荷泵锁相环电路设计及其性能_第4页
电荷泵锁相环电路设计及其性能_第5页
资源描述:

《电荷泵锁相环电路设计及其性能》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、第31卷第2期吉首大学学报(自然科学版)Vol.31No.22010年3月JournalofJishouUniversity(NaturalScienceEdition)Mar.2010文章编号:1007-2985(2010)02-0064-05*电荷泵锁相环电路设计及其性能112李冰,黄宗浩,吴建辉(1.东南大学集成电路学院无锡分校,江苏无锡214135;2.东南大学国家ASIC工程技术研究中心,江苏南京210096)摘要:锁相技术广泛应用于通信中的各个领域.在分析电荷泵锁相环电路非理想效应的基础上,对鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波

2、器(LPF)、压控振荡器(VCO)、分频器模块(FDM)进行了优化设计.在进行系统级设计时,建立了相应的行为模型,通过Simulink仿真验证,整个系统基于CMOS工艺实现,符合设计要求,性能优良.关键词:频率合成;电荷泵锁相环;性能改进;行为模型中图分类号:TN702文献标识码:A利用锁相技术而成的锁相环PLL(Phase-LockedLoop)是一个闭环的相位控制系统,它是能够使1个[1]信号或系统精确地跟踪另1个信号或系统的电路,锁相环使电路的工作能保持有序.更确切地说,锁相环是这样的1个电路,这个电路不仅在频率上而且在相位上使一个由振荡器产生

3、的输出信号和输入参考信号相同步.锁相技术的1940年成功运用在电视机水平扫描行同步装置中,有效地抑制了外界噪声对同步信号的干扰,大大改善了图像的性能.主要利用的是锁相环路的窄带滤波特性滤除噪声,使得行扫描振[2]荡器跟踪输入的行扫描信号以保持同步,从而使得图像稳定清晰.1950年代,JaffeR.和RechtinE.利用[3]锁相环路作为导弹的跟踪滤波器,获得成功.1960年代,模拟锁相技术渐渐成熟,研究发现锁相环可以用作FM输入端的低通滤波器以及振荡器输出端的高通滤波器.锁相技术在伺服结构中得到广泛的应用,之后,AndrewJ.Viterbi等研究

4、了无噪声锁相环的非线性理论,发表了/相干通信原理0一书.1970年代,LindseyW.进行了有噪声的一阶、二阶以及高阶锁相环的非线性理论分析,推动了锁相技术在通信领域的发展.按时间的顺序,分别出现了模拟锁相环、数模混合锁相环、全数字锁相环和软件锁相环.模拟锁相环APLL(AnalogPhase-LockLoop)中的所有部件均由模拟电路实现.鉴相器大多采用的是模拟的四象限乘法器,环路滤波器为低通滤波器,由电阻、电容组成.由于APLL在稳定工作时,各模块可以认为是线性工作的,所以APLL也称为LPLL(LinearPhase-LockLoop).AP

5、LL对正弦信号的相位跟踪特性非常好,常用作信号的调制解调,APLL方面的理论已经相当完善.数模混合锁相环中的典型代表是电荷泵锁相环CPPLL(ChargePumpPhase-LockLoop),CPPLL的优势在于其静态相位误差为零,具有高速、低功耗、低抖动的特性,通过对阻尼系数、自然频率等参数的折衷考虑,可以实现对CPPLL灵活设计.CPPLL中,鉴相器采用数字电路,环路滤波器是用电阻、电容组成的低通滤波器,压控振荡器采用模拟电路.CPPLL主要广泛应用于频率合成,时钟恢复领域.本设计采用的是CPPLL.全数字锁相环ADPLL(AllDigital

6、Phase-LockLoop)中的所有部件均由数字电路来实现,采用数字的鉴相器,环路滤波器一般用可逆计数器来实现,振荡器用数控振荡器(DCO)实现,整个电路中没有电阻、电容.ADPLL出现时间不长,由于电路只有导通、截止2种状态,因此系统具有抗干扰性能强、系统可靠性高等优点.另外,由于用全数字电路实现,电路也更加容易集成.但ADPLL也存在着工作频率不高,结构复杂,噪声分析困难等缺点,只能用于*收稿日期:2009-12-26基金项目:国家高技术研究发展计划(863计划)研究项目(2007AA01Z280)作者简介:李冰(1968-),男,东南大学副教

7、授,博士,主要从事可重构信息集成电路与SOC嵌入式系统研究.第2期李冰,等:电荷泵锁相环电路设计及其性能65诸如时钟恢复、同步提取等情况.近几年出现的软件锁相环(SPLL)是基于微控制器、数字信号处理器DSP实现的.利用程序的方式实现锁相环的功能,设计者可以灵活的选择算法,同一算法也可以得到持续的改[1]进.SPLL可以实现APLL的功能,也可以实现ADPLL、数模混合锁相环的功能.宽带CMOS锁相环技术的研究则具有一定实用价值.2锁相环模型分析数模混合锁相环是数字电路与模拟电路的结合,其框图如图1所示.每个PLL都包含3个部分:鉴相器(PD)、低通

8、滤波器(LPF)、压控振荡器(VCO),当PLL用于频率合成时,还需要加入1个N分频模块.此时,VCO的输出

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。