12位高速流水线逐次逼近混合结构模数转换器研究 (1)

12位高速流水线逐次逼近混合结构模数转换器研究 (1)

ID:32402492

大小:3.25 MB

页数:100页

时间:2019-02-04

12位高速流水线逐次逼近混合结构模数转换器研究 (1)_第1页
12位高速流水线逐次逼近混合结构模数转换器研究 (1)_第2页
12位高速流水线逐次逼近混合结构模数转换器研究 (1)_第3页
12位高速流水线逐次逼近混合结构模数转换器研究 (1)_第4页
12位高速流水线逐次逼近混合结构模数转换器研究 (1)_第5页
资源描述:

《12位高速流水线逐次逼近混合结构模数转换器研究 (1)》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代码10701学号1211122799分类号TN82TN4密级公开西安电子科技大学硕士学位论文12位高速流水线逐次逼近混合结构模数转换器研究作者姓名:邱政领域:集成电路工程学位类别:工程硕士学校导师姓名、职称:朱樟明教授企业导师姓名、职称:刘洪涛高工提交日期:2014年11月Researchof12-BithighSpeedPipeline-SARA/DConvertersAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedeg

2、reeofMasterinIntegratedCircuitEngineeringByQiuzhengSupervisor:ZhuzhangmingLiuhongtaoNovember2014西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对

3、本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。学位论文若有不实之处,本人承担一切法律责任。本人签名:日期:西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属于西安电子科技大学。学校有权保留送交论文的复印件,允许查阅、借阅论文;学校可以公布论文的全部或部分内容,允许采用影印、缩印或其它复制手段保存论文。同时本人保证,获得学位后结合学位论文研究成果撰写的文章,署名单位为西安电子科技大学。保密的学位论文在年解密后适用本授权书。本人签

4、名:导师签名:日期:日期:摘要摘要移动通信经历了从模拟无线电到数字无线电,再从数字无线电到软件无线电。移动无线网络已经进入3G时代并且正向4G时代迈进。三网融合的强大趋势给各通信领域的电子系统中的模数转换器(ADC)提出了更高的要求,即高带宽和高精度。例如,在无线电收接发系统中,为了使模拟处理模块数字化,经常把ADC设计得更靠近天线。而ADC的设计就是软件无线电技术的众多设计难点之一。高速高精度的模数转换器设计已经成为ADC设计的主要挑战。流水线模数转换器(PipelineADC)由于其在速度、面积、功耗以及精度方面具有较好的折中,是

5、高速高精度ADC的主要实现方式。然而高性能的PipelineADC需要高性能的模拟模块,如高增益高带宽的运放,会产生很大的功耗。另一方面,随着工艺特征尺寸的下降,以及低压、低功耗的需求,逐次逼近型模数转换器(SARADC)进入人们的视野。由于数字模块较多,因此SARADC芯片正随着工艺发展逐渐趋近全数字化实现。但是高速高精度的SARADC设计时,在功耗、面积、速度和精度上很难折中,这些主要取决于采用的工艺。因此在高速高精度领域,SARADC的设计并不多见。本文首先阐述了SARADC的基本原理。详细地分析了SARADC中电容阵列的电容失

6、配效应以及电容阵列开关时序对ADC的线性度的影响关系,给出了一种设计SARADC电容的新设计思路。在简单介绍了PipelineADC中关键模块增益数模单元(MDAC)的工作原理后,提出了一种全新的ADC。由于这种ADC将SARADC与PipelineADC有效地结合起来,因此在本文中称为Pipeline-SARADC。本文详细分析了Pipeline-SARADC的非理想因素,提出相应的解决方案,并对Pipeline-SARADC的架构作了系统分析。在关键模块设计中,提出了多个新型电路模块和设计思路,使得高速、中高精度、低功耗ADC得以

7、实现。通过分析和实验,可以得出的结论是Pipeline-SARADC能够将SARADC与PipelineADC两种转换器的优点完美地结合起来,开辟了一种设计高速高精度、低功耗ADC的新方法。本文采用SMIC0.18μm1P6M1.8V标准CMOS工艺制造实现了12位50MHzPipeline-SARADC。后仿真表明:当采样频率为50MS/s,输入信号频率为24.854MHz的满摆幅正弦差分信号时得到输出信号的无杂散波动态范围(SFDR)为84.6dB、信号噪声失真比(SNDR)为72.42dB、有效位数(ENOB)为11.74位;当

8、输入信号为较低频率时,后仿真得到SFDR为91.92dB、SNDR为73.13dB、ENOB为11.86位;甚至当输入信号频率为49.853515625MHz远超过奈奎斯特(Nyquist)I西安电子科技大学硕士学位论文

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。