基于fpga的全数字锁相环的设计与实现

《基于fpga的全数字锁相环的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、专业学位硕士学位论文基于FPGA的全数字锁相环的设计与实现DesignandImplementationofAllDigitalPhase-LockedLoopSystemBasedonFPGA作者姓名：』!虫麈专业(-E程领域)：电王皇适信工猩学号：31109017完成日期：2013．4．29大连理工大学DalianUniversityofTechnology大连理工大学学位论文独创性声明作者郑重声明：所呈交的学位论文，是本人在导师的指导下进行研究工作所取得的成果。尽我所知，除文中已经注明引用内容

2、和致谢的地方外，本论文不包含其他个人或集体已经发表的研究成果，也不包含其他已申请学位或其他用途使用过的成果。与我一同工作的同志对本研究所做的贡献均已在论文中做了明确的说明并表示了谢意。若有不实之处，本人愿意承担相关法律责任。学位论文题目：堑堂坠邀邀塑经丝遂i士量立丝作者签名：灶丝日期：出坦年JL月坚一日基于FPGA的全数字锁相环的设计与实现摘要随着信息数字化程度的不断提高，作为信息处理手段的电子线路数字化趋势也越来越明显。锁相环是大部分电子线路的核心功能模块，其性能对电子线路产品的整体性能是至关重要

3、的。传统的模拟锁相环性能良好，但对电路集成化和数字化形成了制约，而数字锁相环由于其可通过FPGA等大规模集成电路实现，在集成化和数字化方面有独特的优势，因而对全数字锁相环的研究是很有意义的。本文在详细分析锁相环原理的基础上，给出了全数字锁相环设计思路，确定了其主要模块功能，针对FPGA的设计特点，采用模块化、层次化的设计方法，将锁相环环路分为五个功能模块，给出各个模块单元电路的设计。锁相环的主要性能指标是锁定时间短、同步误差小，适用频带适当。基于上述考虑，提出了一种高精度快速锁定的全数字锁相环系统，

4、该系统通过对÷K计数器的模数K进行自动调节，以解决锁定时间与同步误差之间的矛盾。基于ModelSimSE6．5仿真设计环境，采用VerilogHDL语言完成了系统设计，并给出了各主要功能模块的具体设计流程，逐模块进行了电路功能仿真，仿真结果表明设计合理、可行。采用XilinxISE作为综合工具，对全数字锁相环系统进行功能仿真、时序仿真和器件编程等综合验证。在FPGA上进行了电路性能板级测试，实验结果达到了设计预期。关键词：全数字锁相环；自动变模；FPGA；VerilogHDL基于FPGA的全数字锁相

5、环的设计与实现TheDesignandImplementationofAllDigitalPhase—LockedLoopSystemBasedonFPGAAbstractWiththeconstantimprovementofthedegreeofinformationdigitization，theinformationprocessingofelectroniccircuitofdigitaltrendisbecomingmoreandmoreobvious．Phase．10ckedloopi

6、sattheheartofmostelectroniccircuits，itsperformanceiscrucialtotheoverallperformanceoftheelectroniccircuitproducts．Traditionalanalogphase-lockedloopperformanceisgood，butitrestricttheintegratedcircuitanddigitalform．Digitalphase—lockedloopcanberealizedthro

7、ughthelargescaleintegratedcircuitsuchasFPGAbecauseofitsuniqueadvantagesinintegrationanddigitization，thereforethestudyofall-d珥talphase-lockedloopisverymeaningful．Thispaperanalyzesthebasisofalldigitalphase—lockedloop’principleandgivesAlldigitalphase-lock

8、edloop’designideas．AccordingtothecharacteristicsoftheFPGA，thispaperusesmodular,hierarchicaldesignmethoddividingADPLLintofivefunctionalmodules，andeachmoduleunitcircuitdesignisgiven．Mainperformanceindexofthephase—lockedlooplockisshorttime