欢迎来到天天文库
浏览记录
ID:32351718
大小:3.29 MB
页数:61页
时间:2019-02-03
《一种高优值cmos图像传感器读出电路的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、视觉上的条纹。噪声总结如下:1)积分散粒噪声Qshot2)复位噪声Qreset3)读出电路噪声Q,来自读出电路器件的热噪声和1/f噪声read4)失配FPNQFPN5)增益FPNQPRNU6)暗电流QDSNU采用相关双采样(Correlateddoublesampling,CDS)可以抑制失配FPN噪声和复位噪声,但增加读出噪声功率,但是这一增长取决于CDS抑制闪烁噪声的能力。如图1.2所示,横轴是时间,纵轴是信号电荷。两次采样之间的时间越短,闪烁噪声的相关性越大,CDS也就能更有效的抑制闪烁噪声。但是CDS并不能减少DSNU和PSNU。图1.2相关双采样和伪相
2、关双采样需要说明的是:后面我们设计的读出电路CDS模块可以满足相关双采样操作,但是因为我们的像素是3T-APS(3transistor-activepixelsensor),只能做伪相关双采样,如图1.2(b)所示。伪相关双采样会使复位噪声加倍。S1和S2之差就是剩下的有效噪声:S-S=(i+i)t+DQ+DQ+DQ(1.1)21phdcintreadDSNUPRNUiph为光生电流,idc为暗电流,tint是积分时间,DQread=Q2,read-Q1,read,Qshot=(iph+idc)tint,DQDSNU=Q2,DSNU-Q1,DSNU,DQPRNU
3、=Q2,PRNU-Q1PR,NU,式(1.1)3最后的单位为电子电荷。图像传感器可探测到的光强范围被称为动态范围(DynamicRange,DR),在此范围内光照产生的信号的质量就是信噪比(SignalNoiseRatio,SNR)。噪声决定了动态范围的下限。动态范围可表示为:iitqQ-itmaxmaxintwelldcintDR=20lg=20lg=20lg(1.2)iitqit+q2(D2Q+D2Q)minminintdcintreadDSNU其中,i是像素的最大非饱光电流,i是最小可探测光电流。最大非饱和光maxmin电流与光电探测器的势阱容量以及积分时
4、间有关;最小可探测光电流为噪声的均方差,可通过提高最大非饱和光电流或减小噪声来实现动态范围扩展技术。i=qQt-i(1.3)maxwellintdc22imin=qitdcint+q(+DQDSNU)tint(1.4)信噪比可表示为:2(itphint)SNR=10lg(1.5)2222q(iph+idc)tint+q(DQread+DQDSNU)+D(QPRNUphitint)Q=60,000emaxt=30msintidc=1fADQ=30ereadDQ=10eDSNU()DQ=0.6%PRNUSNRdBDR=66dBi()Aph图1.3典型的传感器参数的信
5、噪比和动态范围上图1.3是对于一个典型的传感器参数绘制信噪比和动态范围,横坐标是光电流,4纵坐标是信噪比。根据式(1.2)可知,受暗电流的不利影响,DR随积分时间的增加而减小。增加满阱容量,降低读出噪声,降低DSNU都可以提高DR。根据式(1.5)可知,SNR随光电流的增加而增加,先由暗电流主导读,SNR以20dB/dec增加。接着由散粒噪声主导,SNR以10dB/dec增加,然后由PRNU噪声主导SNR变得平坦,最后受满阱容量限制而饱和。信噪比正比于积分时间。因此提高SNR和DR可从以下几个方面入手:在提高最大非饱和光电流方面比较[6]实用的方法是多次采样(M
6、ultipleSampling,MS)技术。在低噪声方面,采用低噪声[7]的PPD(Pinnedphotodiode)APS,可将其噪声降到2e或以下。具体到读出电路的设计,降低读出噪声,采用CDS,采用可编程增益放大器(ProgrammableGainAmplifier,PGA),有效提高DR和SNR。1.2.2高速和高分辨率CIS的分辨率正快速提高,目前的手机摄像头用的CIS分辨率已经达到千万像素级。分辨率越高,可分辨的像点越小,因此就可以感测及识别精细物体,提高影像品质。显然,分辨率越高,读出速率就越低,二者是一对矛盾。2007年的国际图像传感器讨论会(I
7、nternationalImageSensorWorkshop,IISW)上,Alexima报道了一款440fps、4M像素(2368x1728),片上集成10-bitADC的CIS,相当于每秒读出1.8G[8][9]个像素。MasaakiIwane等报道的CIS分辨率为52M像素。2010年,佳能报道了一块高达1.2亿像素的CIS,并且改进了读取延时控制技术,实现了超高速读取,可支持[10]每秒9.5张的高速连拍。高速CIS设计有其自身特点,与传统CIS设计大不相同。首先,传统的APS电路无法实现并行采样与读出,因此,它限制了速度。一般须加一个存储器,称之为快
8、门APS(Shutter
此文档下载收益归作者所有