欢迎来到天天文库
浏览记录
ID:32188362
大小:172.00 KB
页数:7页
时间:2019-02-01
《实验二基本门电路逻辑功能的测试》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、实验二基本门电路逻辑功能的测试 一、实验目的1.熟悉能主要门电路的逻辑功;2.掌握基本门电路逻辑功能的测试方法。二、使用仪器DZX-2B型电子学综合实验装置(简称实验台)。三、实验原理1集成电路芯片介绍主要的门电路包括与非门、或非门和与或非门。在数字电路中广泛应用。无论大规模集成电路多么复杂,但内部也还是由这些基本门电路构成,因此,熟悉它们的功能十分重要。141312111098123456774LS20NCNCVccGND&&123456714131211109874LS02VccGND≥1≥1≥1≥1 141312111098123456774LS04VccGND141312111098
2、123456774LS54+VccGND&&&& 图2-1逻辑图及外引线排列数字电路实验中所用到的集成芯片多为双列直插式,其引脚排列规则如图2-1。其识别方法是:正对集成电路型号或看标记(左边的缺口或小圆点标记),从左下角开始按逆时针方向以1,2,3…依次排列到最后一脚。在标准形TTL集成电路中,电源端Vcc一般排在左上端,接地端(GND)一般排在右下端,如74LS00。若集成芯片引脚上的功能标号为NC,则表示该引脚为空脚,与内部电路不连接。本实验采用的芯片是74LS00二输入四与非门、74LS20四输入二与非门、74LS02二输入四或非门、74LS04六非门、74LS54双二双三输入与或非门
3、,逻辑图及外引线排列图见图2-1(74LS00见实验一中图1-1(d))。2.逻辑表达式:非门2-12输入端与非门2-24输入端与非门2-3或非门2-4对于与非门,其输入中任一个为低电平“0”时,输出便为高电平“1”。只有当所有输入都为高电平“1”时,输出才为低电平“0”。对于TTL逻辑电路,输入端如果悬空可看做;逻辑1,但为防止干扰信号引入,一般不悬空,可将多余的输入端接高电平或者和一个有用输入端连在一起。对MOS电路输入端不允许悬空。对于或非门,闲置输入端应接地或低电平,也可以和一个有用输入端连在一起。四、实验内容及步骤1.逻辑功能测试①与非门逻辑功能的测试:*将74LS20插入实验台14
4、P插座,注意集成块上的标记,不要插错。*将集成块Vcc端与电源+5V相连,GND与电源“地”相连。*选择其中一个与非门,将其4个输入端A、B、C、D分别与四个逻辑开关相连,输出端Y与逻辑笔或逻辑电平显示器相连,如图2-2。根据表2-1中输入端的表2-1不同状态组合,分别测出输出端的相应状态,并将结果填入其中。输入端输出端ABCDLEDY1111灭00111亮10011亮10001亮10000亮1接逻辑电平接电平显示DCBAYVccGND1/274LS20图2-2147& ②或非门逻辑功能的测试:表2-2将74LS02集成芯片按照上述方法插入实验台的14P插座,选择其中一个或非门,
5、将其输入端与逻辑电平相连,输出端与逻辑电平显示器相连,如图2-3。根据表2-2中输入端的不同状态组合,分别测出输出端的相应状态,并将结果填入其中。输入端输出端ABLEDY00亮101灭010灭011灭0接逻辑电平接电平显示BAYVccGND1/474LS02图2-3147≥1 ③将74LS54集成芯片按照上述方法插入实验台的14P插座,将其输入端1、2、12、13分别与四个逻辑电平相连,其余输入端接地(不允许输入端悬空),输出端与逻辑电平显示器相连,如图2-4。根据表2-3中输入端的不同状态组合,分别测出输出端的相应状态,并将结果填入其中。输入端输出端3、4、5、9、10、11121
6、213LED601010亮101110灭001100灭001011灭000011灭000010亮1表2-339541213211110VccGND14774LS54接逻辑电平接电平显示6图2-4≥1&&&&④用上述同样的方法测试74LS00、74LS04的逻辑功能。画出实验电路图,并自拟表格记录数据。 2.传输性能和控制功能的测试参照图2-5,从74LS00芯片中选取一个2输入与非门,A输入端接频率为1Hz的脉冲信号,B输入端接逻辑电平开关,输出端Y接示波器。用双踪示波器同时观察A输入端的脉冲波形和输出端Y的波形,并注意两者之间的相位关系。按表2-4的要求测试,并将结果填入表中。接逻辑电平接示
7、波器BAYVccGND&图2-51471Hz连续脉冲1/474LS00表2-4输入端输出端ABLEDY0亮11闪0、1交替参照图2-6,从74LS02芯片中选取一个2输入或非门,A输入端接频率为1Hz的脉冲信号,B输入端接逻辑电平开关,输出端Y接示波器,将测试结果填入表2-5。接逻辑电平接示波器BAYVccGND≥1图2-61471Hz连续脉冲1/474LS02表2-5输入端输出端ABLEDY0闪
此文档下载收益归作者所有