基于8051单片机IP软核的优化设计及应用研究.pdf

基于8051单片机IP软核的优化设计及应用研究.pdf

ID:32041884

大小:1.89 MB

页数:70页

时间:2019-01-30

基于8051单片机IP软核的优化设计及应用研究.pdf_第1页
基于8051单片机IP软核的优化设计及应用研究.pdf_第2页
基于8051单片机IP软核的优化设计及应用研究.pdf_第3页
基于8051单片机IP软核的优化设计及应用研究.pdf_第4页
基于8051单片机IP软核的优化设计及应用研究.pdf_第5页
资源描述:

《基于8051单片机IP软核的优化设计及应用研究.pdf》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、西华大学硕士学位论文基于8051单片机IP软核的优化设计及应用研究姓名:苏学颖申请学位级别:硕士专业:电力电子与电力传动指导教师:靳斌20070501西华大学硕士学位论文基于8051单片机IP软核的优化设计及应用研究电力电子与电力传动专业研究生苏学颖指导教师斩斌摘要本文通过礤核复用技术和外围电路的VHDL设计,采用高层综合的方法设计出与MCS一8051系列微处理器指令集完全兼容的8位嵌入式微处理器软核,并经过FPGA硬件实验验证获得了满意的效果。为了保证口软核可靠地应用于8位单片机嵌入式系统,需要对软核本身作全面的功能验证

2、和时序验证,本文在对IntelMCS一8051MCU系统功能特点和技术参数进行深入分析的基础上,采用自顶向下层次化的分析方法,在Quartusll5.0平台上对坤软核每个功能模块进行了功能验证,对所有的lll条指令进行了仿真分析。通过对软核综合结果和时序仿真结果的分析提出了软核的优化设计方案。软核优化的目标是使芯片的面积最小、运算速度最快。为使综合的芯片面积最小,本设计中采用条件编译的方式未综合8位硬件乘法、除法、DA类指令。片上存储器根据目标FPGA芯片上存储资源的规模作了例化,修改了相应的存储器地址总线宽度和存储器模块

3、的按口。在速度上借用流水线的概念优化了软核算术逻辑类、数据传送类,位操作类指令的时序,缩短了指令的执行周期。通过在仿真分析软件ModelsimSE6.0上的功能和时序验证,证明了优化方案的正确性和可行性。最后,把优化后的m核下载到目标FPGA(CyeloneIIEP2C8Q208C8)实验板中进行物理验证。通过一个LED灯闪烁实验和一个步进电机驱动实验.,对比优化前后口核的程序执行效率和示波器上的测试波形,证明软核达到了预期的优化效果。仿真研究和硬件实验表明,本论文优化设计的805lIP软核作为可移植的参西华大学硕十学位论

4、文数化的内核能够兼容传统的8051单片机,并应用到相关嵌入式系统中,该软核的设计对于基于8位机的嵌入式系统(ES)和片上系统(SOC)应用具有重要参考价值。关键词:MCS.51、SOC、FPGA、IP核ll西华大学硕十学位论文andOptimumDesignApplicationResearchof8051MCUIPCorePowerelectronicandPowerDrivePostgraduateXuyingSuSupervisor:Binj证AbstractBasedoilIPreusabletechnologya

5、ndHardwaredescriptionlanguage,thisthesisusestheMvanceddigitaldesignmethodstoimplementa8bitmicroprocessorwhichisfullycompatiblewithMCS一8051MCUfamily.TheIPcoreissuccessfullysynthesizedanddownloadedintoFPGAchipandmakephysicalverifications.BeforeapplytheIPcorein8bitMC

6、UES,therearesomeworkshavingbeendonetoe/1sBrethesystemworkstably,suchasveri劬ngandsimulation.BasedOllthoroughanalysisofIntelMCU一8051functionsandtechnology,thispapercompletelydescrib髂howtomakefunctionsimulationwitheachmoduleandhowtoveilfytheinstructionsetsusingQuartu

7、sl/5,0Platform.Byanalyzingtheresultsofsynthesisandfunctionsimulation,aoptimumIPcoredesignisbmughtforward.TheadvancedmcorecoFlsulnelesschipareaandexecuteatahighcrspeed.Toachievelessareasomeinstructionswhichareseldomusedhavenotbeensynthesized,suchasMIII,.DrY,DA.Them

8、ernoryspacealsohavebeenmottledaccordingtothetargetFPGAchip,somea(idressbusandmemoryinterfacehavebeenredefined.Tolullatahigaerspeed,theprogramflowconcept

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。