资源描述：
《基于apb总线的sd储存卡主控制器的设计和验证》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、基于APB总线的SD储存卡主控制器的设计和验证摘要为了实现片上系统芯片上对SD储存卡的控制操作，如状态控制、中断控制、读写操作、删除操作，同时又要满足和APB总线通讯的功能和访问DMA，我们设计了一个SD储存卡主控制器(SDHostController)IP，使得综合设计部门可以将此IP整合进系统芯片。介绍了SD存储卡规范的主要特性和SDHostController的设计方案。在IP验证方面，介绍了基于VMT的SDHostController功能总线模型的验证环境构建、验证方法和随机命令产生器的编写过程。最后给出了设计实现的SDHostContr
2、oller的验证结论。关键字：片上系统芯片，APB,SDHostController,IP验证。IPDESIGNANDVERIFICATIONFORHOSTCONTROLLEROFSDMEMORYBASEDONAPBABSTRACTTocontroltheSDmemorycardbyaSoC,wedesignaSDHostControllerIPtorealizethefunctionofstatuscontrol,interruptcontrol,read/writecontrol,removecontrol.Itcanmakedesignte
3、amintegratethisIPintoSoC.Moreover,thisIPshouldhavemoreadvancedfunction,suchasAPBcommunicationandDMAaccess.IintroducethekeyfeaturesofSDspecificationanddesignsolutionofSDHostController.InthesectionsaboutIPverication,IintroducethehierarchyofverificationenvironmentforSDHostContro
4、llerBFMbasedonVMT,verificationmethodandprogrammingprocedureofRandomCommandGenerator.Finally,IlistouttheverificationresultofSDHostControllerIP.KEYWORDS:SoC,APB,SDHostController,IPVerification.1绪论1.1论文研究背景随着便携式多媒体电子产品的普及和发展，随着人们对便携式产品应用要求的提高，例如对音频，视频内容的海量存储。使得生产厂家所设计出电子产品必须有丰富地
5、接口以连接各种移动、便携的存储设备，例如CF(CompactFlash)Card,MemoryStick和SD(SecureDigital)MemoryCard。由于目前的便携式多媒体电子产品朝小型化，低功耗和高配置发展已是必然的趋势，因此这些产品在设计过程中将更多的依赖于片上系统(SOC)的功能。这类SOC在设计类型上可分为DSP,FPGA和ASIC，而目前用得最广泛的是DSP，例如Freescale的MX系列，TI的OMAP，DaVinci系列。不过，随着无晶圆(Fabless)设计公司的兴起和系统厂家对客制化产品要求的提高，市场将更倾向于使
6、用那些接口丰富，开发便捷，功能强大的SOC，例如VWEB,Jade,Sunplus等公司的芯片，SD卡接口就是这些芯片所必须要有的规格。1.2论文研究目的和意义以上所提到的这些公司的SOC多是基于AMBA结构，并通常在相对高速的AHB总线会包含两个重要的内核：ARMCPU和自主设计的音视频编解码器。而在相对低速的APB总线上会包含一些控制类接口(如GPIO,I²C)和存储类接口(如CF,MMC/SD)，而且这些接口类的IP都是可复用的(Reuse)。因此，我们团队的所设计的[1]SDHostController是具有和APB总线通讯和DMA访问的
7、功能。一方面，随着芯片性能越来越高，规模越来越大，设计复杂度迅速增加；另一方面市场对产品设计周期的要求越来越高，因此造成了设计复杂度和设计产能之间的巨大鸿沟，由此导致开发周期越来越长，设计质量利用率越来越难于控制，芯片第1页共69页设计成本越来越趋于昂贵。因此重复使用预先设计并验证过的集成电路模块（IP），被认为是最有前效的方案，IPReuse已经成为ASIC(专用集成电路)的设计过程中极为[2][3]重要的设计方法，其前端设计流程如图1。图1IP前端设计流程同时，前期的RTL代码仿真验证也愈来愈重要，因为很多经验说明，全面的RTL代码验证可以及
8、早发现代码的问题，大大缩短项目开发的周期，降低设计后期的风险。当前，大规模ASIC芯片的前端设计流程中，其验证主要是针对寄存器传输级(R
