【硕士论文】高速并行信号处理系统结构的研究.pdf

《【硕士论文】高速并行信号处理系统结构的研究.pdf》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、西安电子科技大学硕士学位论文高速并行信号处理系统结构的研究姓名：陈冰冰申请学位级别：硕士专业：信号与信息处理指导教师：吴顺君19981201摘要、I3i2≤9I传统的数字信号处理设备主要是针对具体的应用而专门设计的。这样做容易获得高的数据吞吐率和良好的实时处理能力。但是这样的处理设备设计复杂．通用性差而且很难进行二次丌发。本文借鉴了微机体系结构的优点，选用优秀的并行DSP芯片TMS320C40，围绕着高速、并行、通用三个核心，提出了比较完善的嵌入式，新型高速数字信号处理设备的硬件结构方案。并就方案中一些重要的技术细节，进行了详细的

2、讨论。随着数字信号处理技术向并行通用化方向迈进，直接面向硬件编程的方法，已经显得力不从心。并行、实时多任务DSP操作系统将不可避免地成为嵌入式数字信号处理设备不可分割的一部分而受到越来越广泛的重视。关键词：并行处理)DSP，TMS320C407多微处理器系统，实时操作系统ABSTRACTI'raditionaldigitalsignalprocessingsystemaremainlycomposedofdedicatedhardware>rganizedinspecialarchitecturetoachievepowerful

3、real—timeprocessingcapacity．Butheirprogrammablefeatureisdeficient．Thatmeanstheseapparatuscarlbeusedonlyonce．tevolutionhastakenplaceindigitalsignalprocessingdomainsincemicroDSPchipswerenvented．Itmakesitpossiblethatdigitalsignalprocessingsystemcanbedesignedasthe',tandar

4、dhardwareandsoftwareplatformslikePCs’．Sincesinglechipcannevermeettheequirementofhighthroughptitandintensivereal-timemodemdataprocessing，thelarallelmultiprocessorarchitectureisinevitable．Thispaperputforwardseveralpossiblefigh-speed，general—purpose，multiprocessor，parall

5、eldigitalsignalprocessingsystemchemeusingTMS320C40asembeddedprocessor．ManynewlydevelopedPCtechnologyuchasPCIbusareintroducedintheseschemes．Severalimportanttechnologydetailsareiscussedatlength．TheimportanceoftherealtimeDSPoperatingsystemisalsoiscussedinthispaper．eyword

6、s：ParallelProcessingDSPTMS320C40MultiprocessorSystemRealTimeOperatingSystem第一章绪论§1．1研究的背景并行，简单地说是指两个以上的进程在时问I!：有重叠。并行处理，正是对这～类在时问上有重叠的进程在同一时间内分别进行处理从而节省处理时『臼j，提高处理效率的一种信息处理的方法。并行处理技术发展的历史不算很长，几乎是随着计算机的诞生而出现的。第一代计算机是按照冯．诺曼结构设计的仝串行计算机。限于当时的技术水平，想要通过减少逻辑门的延迟时间从而加快计算机的处理速

7、度是很困难的。但是人们很快就注意到了CPU的很多算术和逻辑操作是可以在时问上重叠的；另#l-jff：多算法经过分解后不少步骤或进程在时问上也是可重叠的。随后各种层次的并行性逐步就引入了计算机体系中。从硬件的角度柬讲，概括起来主要包括如下几个方面：一是引入流水线结构；其次是为执行不同功能而提供的独立处理部件，如逻辑部件，加法部件，乘法部件等：最后就是多处理器结孛勾，即多个处理机并行地执行各自的指令，相互之间可以通信并在操作系统的控制下协调地完成任务。随着多处理器系统的出现，并行程序设计作为一门分支学科在理论和实践上都得到了极大的发展

8、。由于并行性的引入再加上半导体工业的出现和飞速发展，用于数字处理的计算机从1951年的EDSACli：t+算机平均每秒执行100次算术操作发展到1978年CRAY—l计算机每秒可进行1．3亿次64位浮点运算。目前每秒执行3000亿次浮点运算的并行计