0.18μm+cmos工艺双模分频器和5.8ghz低噪声放大器设计论文

0.18μm+cmos工艺双模分频器和5.8ghz低噪声放大器设计论文

ID:31983725

大小:1.58 MB

页数:66页

时间:2019-01-30

0.18μm+cmos工艺双模分频器和5.8ghz低噪声放大器设计论文_第1页
0.18μm+cmos工艺双模分频器和5.8ghz低噪声放大器设计论文_第2页
0.18μm+cmos工艺双模分频器和5.8ghz低噪声放大器设计论文_第3页
0.18μm+cmos工艺双模分频器和5.8ghz低噪声放大器设计论文_第4页
0.18μm+cmos工艺双模分频器和5.8ghz低噪声放大器设计论文_第5页
资源描述:

《0.18μm+cmos工艺双模分频器和5.8ghz低噪声放大器设计论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、摘要当前无线通信的快速增长为射频集成电路带来了巨大的市场需求。随着CMOS工艺特征尺寸的不断减小,MOS场效应管的截止频率已经超过100GHz,这使得CMOS:【艺成为射频集成电路设计的一个重要选择。为了提高市场竞争力,采用具有高集成度、低成本,低功耗和易于集成等优点的CMOS工艺进行高速电路和射频电路设计成为了近几年集成电路设计的热点。本文的研究内容基于0.18

2、lIIlCMOS工艺,主要包括两部分:高速双模分频器设计和5.8GHz低噪声放大器设计。双模分频器主要应用于锁相环频率合成电路中,本文给出了一个分频模数为lO/11的双模分频器的设计过

3、程。首先分析了分频器的数字逻辑实现过程,然后讨论了CMOS数字逻辑电路的一些基本要点和元素,其中重点讨论了反相器、传输门和D触发器(DFF)等常用的数字逻辑单元的设计方法,并采用源极偶合场效应晶体管逻辑(SCFL)触发器作为分频器基本单元。接着给出了10/11的双模分频器的仿真波形和版图设计。后仿真结果表明在输入时钟频率为3GHz时分频器能正常工作。低噪声放大器决定了射频接收机的整体噪声性能,本文设计的低噪声放大器中心工作频率为5.8GHz,可应用于IEEE802.1laWLAN系统。采用了源极电感反馈式结构,并改进了输入电路结构,使输入匹配更加

4、简单方便。应用全新的电感模型和参数提取方法,解决了后仿真中缺乏电感参数的问题。通过仿真软件对低噪声放大器电路进行了系统仿真和参数优化,同时给出了芯片版图设计。电路后仿真结果表明,该低噪声放大器具有较好的噪声性能、线性度和良好的输入输出匹配,并且具有合适的增益和较低的功耗,性能完全满足设计指标的要求。【关键词】CMOS工艺,双模分频器,源极偶合场效应晶体管逻辑,低噪声放大器,输入匹配AbstractTherapidprogressinmodemwirelesscommunicationhasinducedalargedemandfortheRadi

5、oFrequencyIntegratedCircuits(RF·ICs).WiththecontinuoussealingofCMOStechnology,thecutofffrequencyofMOSFEThasexceeded100GHz,whichmakestheCMOStechnologyagoodcandidatefortherealizationofRFICs.Withtheadvantageoflowcost,highdensityofintegration,lowpower-consumptionandeaseofintegrat

6、ioninsystem-on-chip(SOC),CMOStechnologybecomesahi曲lightpointfordesignofhigh-speedlCsandRF-ICs.Basedon0.18ttmCMOStechnology,theresearchfieldinthispaperincludestwoparrs:designforhigh·sp∞=ddual-modefrequencydivideranddesignfor5.8GHzLowNoiseAmplifier(LNA).Themainapplicationfordua

7、l—modefrequencydivideristhefrequencysynthesizerwithphase—lockedloop0'LL).Thispaper"ⅨnBadesignprocessforthatdivider、vitIlmodc10/I1.Firstofall,adigitallogicprocessforthatdividerisanalyzed.ThensomebasicpointsandelementsaboutCMOSdigitallogiccircuitsarediscussed,whichfocusonthosec

8、ommonmethodsofdigitalelements,includingInverter,TransferGateandD—flip-flop(DFF).SourceCoupledFETLogic(SCFL)DFFisintroducedfortheelementcellofdividerFurthermore,thedivider’Ssimulationwaveformandlayoutisfollowed.PostsimulationresultsshowsthatthedividerCanworkstablyundertheinput

9、frequencyof3GHz.ThetotalnoiseperformanceofaRFreceiverisdecidedbyLNA.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。