10gb%2fs+0.18μm+cmos光纤通信用数据判决电路设计

10gb%2fs+0.18μm+cmos光纤通信用数据判决电路设计

ID:32975830

大小:1.78 MB

页数:66页

时间:2019-02-18

10gb%2fs+0.18μm+cmos光纤通信用数据判决电路设计_第1页
10gb%2fs+0.18μm+cmos光纤通信用数据判决电路设计_第2页
10gb%2fs+0.18μm+cmos光纤通信用数据判决电路设计_第3页
10gb%2fs+0.18μm+cmos光纤通信用数据判决电路设计_第4页
10gb%2fs+0.18μm+cmos光纤通信用数据判决电路设计_第5页
资源描述:

《10gb%2fs+0.18μm+cmos光纤通信用数据判决电路设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、东南大学硕士学位论文10Gb/s0.18μmCMOS光纤通信用数据判决电路设计姓名:陆竞虞申请学位级别:硕士专业:电路与系统指导教师:冯军20040301摘要随着人们对高速通信要求的提高,光纤通信由于其容量大、传输距离远、节省能源、抗干扰、抗辐射等诸多优点,在主干通信领域的重要性日渐突现。因此,开发具有自主知识产权,用于光纤传输的高速集成电路对我国信息高速公路的建设具有重大意义。判决电路是光纤传输系统中比较重要的功能模块之一。该模块电路性能的好坏直接决定了整个传输系统的数据再生能力和误码性能。本文给出了使用T

2、SMC0.18I.tmCMOS工艺设计,速率为10Gb/s的数据判决电路(Decision)。本文分析了数据判决电路的系统结构、单元电路的电路结构。在高速光纤传输系统中,广泛采用差分的源极耦合FET逻辑(SCFL)结构来实现判决电路模块,本文结合O.189mCMOS工艺特点对SCFL结构进行了一些改进,提高了判决模块的速度和性能,并在文中对此种结构的触发器单元作了较为详细的分析。文中给出了判决电路的各项性能指标和仿真波形,分析了版图设计中所需要注意的问题,最后还给出了计算机仿真结果和实际的测试结果。本课题设计

3、的判决电路采用O.189mCMOS工艺,整个芯片面积为0.8mm×1.05ITlIn。最终测试结果表明芯片可工作在10Gb/s的速率上,功耗约102mW。关键词:数据判决、源极耦合FET逻辑(SCFL)、深亚微米CMOSq-Z、触发器东南大学硕士学位论文AbstractWiththerapiddevelopmentoftelecommunicationnetworks,computernetworksandInternet,itisurgenttobuildinformationsuper-highway.O

4、ptic.fibercommunicationsystemistheprincipalpanofinformationsuper-highwayforitsmeritssuchasgreatcapacity,longtransmitdistance,economizingenergysource,antiintert’erenceandantiradiationetc.Thus,itisveryimpoaanttodesignhighspeedintegratedcircuitsforopticaltrans

5、missionsystemswithindependentproperty.Thedatadecisionisacriticalpartinthebuildingblocksofanopticaltransmissionsystem.Theperformanceofthispartwillaffectthecapabilityofdataregenerationandtheerrorrateofallthetransmissionsystem.Thispaperpresentsthedesignofa10Gb

6、/sspeeddatadecisioncircuitinaTSMC0181xmCMOStechnology.Thispaperdescribesandanalyzesthearchitectureofallthesystemandtheceilcircuit.Inhi曲speedopticaltransmissionsystem,Source—CoupledFETLogic(SCFL)iswidelyusedtorealizethedatadecisionmodule.Inthispaper,someinno

7、vationispresentedODthisSCFLstructuretoenhancethespeedandperformanceofthedatadecisionmoduleandadetailedanalysisofthisnewflip—flop(FF)circuitstructureisgiveninit.Attheendofthispaper,theperformanceparameters,thewaveformofsimulationandtestresultaregiven.Somepro

8、positionofthelayoutdesignisalsodiscussedbriefly.ThedatadecisioncircuitisfabricatedinTSMC0.18umCMOSprocessandthechipareais0.8mm×1.05mm.Ameasureddataspeedof10Gb/shasbeenreached.Andthetotalpowerdissipatio

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。