基于dsp转台速率控制系统设计的的研究论文

《基于dsp转台速率控制系统设计的的研究论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、图书分类号：TP275 国际图书分类号：681.513.3 工学硕士学位论文基于 DSP的转台速率控制系统的设计研究硕士研究生：郭从尧导师：曾鸣教授申请学位级别：工学硕士学科、专业：控制理论与控制工程所在单位：控制科学与工程系答辩日期：2007 年7 月授予学位单位：哈尔滨工业大学Classified Index:TP275 U.D.C.:681.513.3 Dissertation for theMaster Degree in EngineeringDESIGNAND RESEARCH OF THE RATE CONTROL SYSTEM BASED ON DSP FORTURNTABLE

2、Candidate：Guo CongyaoSupervisor：Prof.ZengMingAcademicDegreeAppliedfor：Master ofEngineeringSpecialty：ControlTheoryand ControlEngineeringDate ofOral Examination：July,2007University：HarbinInstitute ofTechnology：哈尔滨工业大学工学硕士学位论文摘要测试转台是检测和评价惯性导航与制导系统的主要设备。测试技术的发展，对转台的精度和性能的要求也越来越高。一般来说，测试设备的精度要比被测仪表的精度高一个

3、数量级，否则便没有意义。本文以工程实践为背景，以测试转台为实验平台，完成了转台速率控制系统的软件和硬件的设计与实现，并对周期性扰动抑制方法进行了研究。由于转台速率控制系统性能指标要求较高，文中采用通讯系统中的锁相环技术设计完成了系统的总体控制结构。由鉴相器、控制器、力矩电机以及反馈回路构成锁相环。感应同步器反馈脉冲跟踪指令脉冲的相位以带动电机转动。硬件电路设计部分由DSP 担当控制器，完成校正算法，由FPGA 作为指令脉冲给定、移相和鉴相单元。充分发挥了可编程逻辑器件和微处理器的各自特点，提高了系统的运算速度，提高了系统集成度，兼顾了速度和灵活性，而且对系统功能的进一步拓展预留了余地。在嵌入式

4、系统软件中完成了校正算法，为了方便调试用VC++6.0 编写了上位机软件用以设置串口通讯的参数和改变控制参数。并根据性能指标的要求设计了校正控制器。并在完成系统软硬件设计的基础上，对系统进行了调试。为了消除系统存在的周期性扰动特别是干扰力矩对系统速率平稳性能的影响，本文对基于内模原理的自适应周期性扰动抑制方法进行了研究，利用文中的控制策略，能够较好的抑制含单一频率、多种频率和时变频率的周期性扰动。并且对扰动频率变化较快时频率估计中出现的波动现象进行了分析，并提出了解决方法。该方法在转台模型上进行了Matlab 仿真，仿真结果显示出了良好的扰动频率辨识能力和对扰动的抑制能力。关键词转台；速率控制

5、系统；周期性扰动抑制；频率辨识；内模控制I哈尔滨工业大学工学硕士学位论文Abstract Thetestturntableisveryimportantequipmentfortestingandevaluating inertial navigation andguidancesystem.Asthe developmentofthetesting technique,thedemandoftheprecision andperformanceofthetestturntableisincreasingrapidly.Generallyspeaking,theprecision oftest

6、equipmentshould be ten timesthan thatofthetestedinstrument.Otherwise,itwill beofnonsense.In thispaper,thesoftwareandhardwareoftheratesystemofturntable isdesigned andbroughtintoeffect basedon thepractical project,takingtestturntableasthe experimentplatform.In the lastchapter,thecancellation ofperiodi

7、cdisturbancesisstudied.In thelightofthehigh demandoftheperformanceofrate controlsystemofturntable,theoverallstructureofthe control system isdesignedbasedon the PLL(phase –lockedloop)techniquewhich isu