实验二 加减法运算器的设计实验报告

《实验二 加减法运算器的设计实验报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、加减法运算器的设计实验报告实验二加减法运算器的设计一、实验目的1、理解加减法运算器的原理图设计方法2、掌握加减法运算器的VERILOG语言描述方法3、理解超前进位算法的基本原理4、掌握基于模块的多位加减运算器的层次化设计方法5、掌握溢出检测方法和标志线的生成技术6、掌握加减运算器的宏模块设计方法二、实验任务1、用VERILOG设计完成一个4位行波进位的加减法运算器，要求有溢出和进位标志，并封装成模块。模块的端口描述如下：modulelab2_RippleCarry宽度可定制（默认为4位）的行波进位

2、有符号数的加减法器。#(parameterWIDTH=4)(inputsigned[WIDTH-1:0]dataa,inputsigned[WIDTH-1:0]datab,inputadd_sub,//ifthisis1,add;elsesubtractinputclk,inputcclr,inputcarry_in,//1表示有进位或借位outputoverflow,outputcarry_out,outputreg[WIDTH-1:0]result)2、修改上述运算器的进位算法，设计超前进位无

3、符号加法算法器并封装成模块。模块的端口描述如下：modulelab2_LookaheadCarry//4位超前进位无符号加法器(input[3:0]a,input[3:0]b,inputc0,//carry_ininputclk,inputcclr,outputregcarry_out,outputreg[3:0]sum);3、在上述超前进位加法运算器的基础上，用基于模块的层次化设计方法，完成一个32位的加法运算器，组内超前进位，组间行波进位。1、用宏模块的方法实现一个32位加减运算器。三、实验内

4、容1、用VERILOG设计完成一个4位行波进位的加减法运算器，要求有溢出和进位标志，并封装成模块。模块的端口描述如下：1）将清零信号cclr（sw16）设为1[无效]，将控制加减的信号add_sub(sw17)设为1[加法]，将输入信号dataa（sw3~sw0）和输入信号datab(sw7~sw4)设为几组不同的值，观察输出信号result（ledr3~ledr0），输出信号overflow（ledg[6]），和输出信号carry_out（ledr[7]）观察并记录输出；2）将清零信号cclr（

5、sw16）设为0[有效]，将原来的数据清除，观察并记录输出，可以验证清零是否有效；3）再将清零信号cclr（sw16）设为1[无效]，将控制加减的信号add_sub(sw17)设为0[减法]，将输入信号dataa（sw3~sw0）和datab(sw7~sw4)设为几组不同的值，观察输出信号result（ledr3~ledr0），输出信号overflow（ledg[6]），和输出信号carry_out（ledr[7]）观察并记录输出，观察并记录输出。4）在时钟信号处输入一个上升沿（按下key0），观

6、察并记录输出。2、超前进位无符号加法算法器并封装成模块1）将清零信号cclr（sw17）设为1[无效]，将输入信号a（sw3~sw0）和b(sw7~sw4)和c0(sw15)设为几组不同的值，观察输出信号sum（ledg[3]~ledg[0]）和carry_out（ledg7），观察并记录输出；2）将清零信号cclr（sw17）设为0[有效]，观察是否可以清零，验证清零是否有效，观察并记录输出。3、用基于模块2的层次化设计方法，完成一个32位的加法运算器，组内超前进位，组间行波进位。1）调用一个3

7、2计数器模块并封装，引用两个该计数器，分别给的加数和被加数输入，将低位来的进位c0(sw0)设为0，加法器清零信号cclr（sw[17]）设为0[无效]，计数器的使能控制端enable(sw15)设为1[有效]，计数器的复位信号reset1（sw[0]）设为0[无效]，观察并记录观察结果；2）在1)的基础上，将低位来的进位c0(sw0)设为1，加法器清零信号cclr（sw[17]）设为0[无效]，计数器的使能控制端enable(sw15)设为1[有效]，计数器的复位信号reset1（sw[0]）设

8、为0[无效]，观察并记录观察结果；3）在1)的基础上，将低位来的进位c0(sw0)设为0，加法器清零信号cclr（sw[17]）设为1[有效]，计数器的使能控制端enable(sw15)设为1[有效]，计数器的复位信号reset1（sw[0]）设为0[无效]，观察并记录观察结果；4）在1)的基础上，将低位来的进位c0(sw0)设为0，加法器清零信号cclr（sw[17]）设为0[无效]，计数器的使能控制端enable(sw15)设为0[无效]，计数器的复位信号reset1（sw[0