数字电路模拟考试题.()

ID:31478504

大小:886.00 KB

页数:8页

时间:2019-01-11

数字电路模拟考试题.()_第1页
数字电路模拟考试题.()_第2页
数字电路模拟考试题.()_第3页
数字电路模拟考试题.()_第4页
数字电路模拟考试题.()_第5页
资源描述:

《数字电路模拟考试题.()》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、WORD格式整理《数字逻辑分析与设计》模拟试题一、单项选择题1.只有在时钟的下降沿时刻,输入信号才能被接收,该种触发器是()。A.高电平触发器B.下降沿触发器C.低电平触发器D.上升沿触发器2.下列电路中,属于时序逻辑电路的是()A.编码器B.译码器C.数值比较器D.计数器3.若将一个TTL与非门(设输入端为A、B)当作反相器使用,则A、B端应如何连接()A.A、B两端并联使用B.A或B中有一个接低电平0C.不能实现4.在二进制译码器中,若输入有5位二进制代码,则输出有()个信号。A.32B.16C.8D.45.同步RS触发器的“同步”

2、时指()A.RS两个信号同步B.Qn+1与S同步C.Qn+1与R同步D.Qn+1与CP同步6.不是最小项ABCD逻辑相邻的最小项是(   )A.BCDB.ACDC.BDD.ABD7.与相等的为()A.B.C.8.测得某逻辑门输入A、B和输出F的波形如图1所示,则F(A,B)的表达式是()A.F=ABB.F=A+BC.D.图1学习参考资料分享WORD格式整理9.某逻辑函数的真值表见表1,则F的逻辑表达式是()。A.表1ABCF00000101001110010111011111000101B.C.D.10.要实现,JK触发器的J、K取值应

3、为()。AJ=K=0BJ=K=1CJ=0K=111.可以用来实现并/串转换和串/并转换的器件是()A.计数器B.全加器C.移位寄存器D.存储器12.下列触发器中没有计数功能的是()A.RS触发器B.T触发器C.JK触发器D.Tˊ触发器13.某逻辑电路输入A、B和输出Y的波形如图2所示,则此电路实现的逻辑功能是()A.与非B.或非C.异或D.异或非图214.若两个逻辑函数相等,则它们必然相同的是()A.真值表B.逻辑表达式C.逻辑图D.电路图15.能将输入信号转变成二进制代码的电路称为()A.译码器B.编码器C.数据选择器D.数据分配器一

4、、填空题学习参考资料分享WORD格式整理1.完成下列数制之间的转换(25.25)=(      )=(      )2.十进制数7对应的8421码为       ,对应的余3码为        。3.用反演规则求出逻辑函数的反函数=        。4.用公式法化简=        。5.三态逻辑门,简称TSL门,该门的输出有三种状态,分别为、、。6.半导体数码显示器的内部接法有两种形式:共接法和共接法。7.数字电路按照是否有记忆功能通常可分为两类:、。8.集电极开路门(OC门)能够实现的功能为,,         。9.图3中图形符号

5、依次表示     、     逻辑运算。图310.数字电路中的三极管一般工作在      或      状态。11.逻辑代数有      、      和逻辑非三种基本运算。12.如果输入与输出的关系是"有0出1,全1出0",这是      逻辑运算。"全0出0,有1出1",这是                  逻辑运算。13.一个三位二进制译码器的输入线应有  根,输出线最多有  根。14.常用的集成触发器按功能可分为RS触发器、    、    、     和T触发器。15.若要存储5位2进制数,需要个触发器。一、简答题1.组合逻

6、辑电路与时序逻辑电路有何区别?2.同步时序逻辑电路与异步时序电路有何区别?3.4-2线编码器往往省略0输入线,这是为什么?学习参考资料分享WORD格式整理4.实验时只有74LS112双JK触发器,怎么将其转换为T触发器使用?5.试给出常用的两种实现组合逻辑函数的常用电路?一、分析题1.用卡诺图化简函数F(A,B,C,D)=∑(0,7,9,11)+∑d(3,5,15)。2.如图4是一片4选1数据选择器实现F(A,B,C)函数,试写出F表达式,并转换成标准与或式。图43.写出如图5所示组合逻辑电路的表达式,列出真值表。图5学习参考资料分享W

7、ORD格式整理4.由四位二进制计数器74161及门电路组成的时序电路如图6所示。要求画出状态转换图,说明电路为几进制计数器。图6一、作图题(9分)1.JK触发器的CP,J,K端分别加上如图7所示的波形时,试画出Q端的输出波形。设初始状态为0。图72.基本R-S触发器的电路如图8所示,根据输入波形画出对应的输出Q波形。学习参考资料分享WORD格式整理图83.画出图9所示电路的Q0、Q1的输出波形,假设初始状态皆为0。图9一、设计题(30分)1.设计一多数表决电路,要求A、B、C三人中只要有两人以上(包括两人)同意,则决议就能通过,但A还有

8、决定权,即只要A同意,即使其他人不同意也能通过。假设同意用高电平“1”表示,不同意用低电平“0”表示;通过用高电平“1”表示,不通过用低电平“0”表示,输出结果用变量F表示。试求:(1)列出真值表并写出输出

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
正文描述:

《数字电路模拟考试题.()》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、WORD格式整理《数字逻辑分析与设计》模拟试题一、单项选择题1.只有在时钟的下降沿时刻,输入信号才能被接收,该种触发器是()。A.高电平触发器B.下降沿触发器C.低电平触发器D.上升沿触发器2.下列电路中,属于时序逻辑电路的是()A.编码器B.译码器C.数值比较器D.计数器3.若将一个TTL与非门(设输入端为A、B)当作反相器使用,则A、B端应如何连接()A.A、B两端并联使用B.A或B中有一个接低电平0C.不能实现4.在二进制译码器中,若输入有5位二进制代码,则输出有()个信号。A.32B.16C.8D.45.同步RS触发器的“同步”

2、时指()A.RS两个信号同步B.Qn+1与S同步C.Qn+1与R同步D.Qn+1与CP同步6.不是最小项ABCD逻辑相邻的最小项是(   )A.BCDB.ACDC.BDD.ABD7.与相等的为()A.B.C.8.测得某逻辑门输入A、B和输出F的波形如图1所示,则F(A,B)的表达式是()A.F=ABB.F=A+BC.D.图1学习参考资料分享WORD格式整理9.某逻辑函数的真值表见表1,则F的逻辑表达式是()。A.表1ABCF00000101001110010111011111000101B.C.D.10.要实现,JK触发器的J、K取值应

3、为()。AJ=K=0BJ=K=1CJ=0K=111.可以用来实现并/串转换和串/并转换的器件是()A.计数器B.全加器C.移位寄存器D.存储器12.下列触发器中没有计数功能的是()A.RS触发器B.T触发器C.JK触发器D.Tˊ触发器13.某逻辑电路输入A、B和输出Y的波形如图2所示,则此电路实现的逻辑功能是()A.与非B.或非C.异或D.异或非图214.若两个逻辑函数相等,则它们必然相同的是()A.真值表B.逻辑表达式C.逻辑图D.电路图15.能将输入信号转变成二进制代码的电路称为()A.译码器B.编码器C.数据选择器D.数据分配器一

4、、填空题学习参考资料分享WORD格式整理1.完成下列数制之间的转换(25.25)=(      )=(      )2.十进制数7对应的8421码为       ,对应的余3码为        。3.用反演规则求出逻辑函数的反函数=        。4.用公式法化简=        。5.三态逻辑门,简称TSL门,该门的输出有三种状态,分别为、、。6.半导体数码显示器的内部接法有两种形式:共接法和共接法。7.数字电路按照是否有记忆功能通常可分为两类:、。8.集电极开路门(OC门)能够实现的功能为,,         。9.图3中图形符号

5、依次表示     、     逻辑运算。图310.数字电路中的三极管一般工作在      或      状态。11.逻辑代数有      、      和逻辑非三种基本运算。12.如果输入与输出的关系是"有0出1,全1出0",这是      逻辑运算。"全0出0,有1出1",这是                  逻辑运算。13.一个三位二进制译码器的输入线应有  根,输出线最多有  根。14.常用的集成触发器按功能可分为RS触发器、    、    、     和T触发器。15.若要存储5位2进制数,需要个触发器。一、简答题1.组合逻

6、辑电路与时序逻辑电路有何区别?2.同步时序逻辑电路与异步时序电路有何区别?3.4-2线编码器往往省略0输入线,这是为什么?学习参考资料分享WORD格式整理4.实验时只有74LS112双JK触发器,怎么将其转换为T触发器使用?5.试给出常用的两种实现组合逻辑函数的常用电路?一、分析题1.用卡诺图化简函数F(A,B,C,D)=∑(0,7,9,11)+∑d(3,5,15)。2.如图4是一片4选1数据选择器实现F(A,B,C)函数,试写出F表达式,并转换成标准与或式。图43.写出如图5所示组合逻辑电路的表达式,列出真值表。图5学习参考资料分享W

7、ORD格式整理4.由四位二进制计数器74161及门电路组成的时序电路如图6所示。要求画出状态转换图,说明电路为几进制计数器。图6一、作图题(9分)1.JK触发器的CP,J,K端分别加上如图7所示的波形时,试画出Q端的输出波形。设初始状态为0。图72.基本R-S触发器的电路如图8所示,根据输入波形画出对应的输出Q波形。学习参考资料分享WORD格式整理图83.画出图9所示电路的Q0、Q1的输出波形,假设初始状态皆为0。图9一、设计题(30分)1.设计一多数表决电路,要求A、B、C三人中只要有两人以上(包括两人)同意,则决议就能通过,但A还有

8、决定权,即只要A同意,即使其他人不同意也能通过。假设同意用高电平“1”表示,不同意用低电平“0”表示;通过用高电平“1”表示,不通过用低电平“0”表示,输出结果用变量F表示。试求:(1)列出真值表并写出输出

显示全部收起
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。
关闭