基于fpga的irig―b(dc)快速解码器设计

基于fpga的irig―b(dc)快速解码器设计

ID:31427659

大小:106.50 KB

页数:5页

时间:2019-01-09

基于fpga的irig―b(dc)快速解码器设计_第1页
基于fpga的irig―b(dc)快速解码器设计_第2页
基于fpga的irig―b(dc)快速解码器设计_第3页
基于fpga的irig―b(dc)快速解码器设计_第4页
基于fpga的irig―b(dc)快速解码器设计_第5页
资源描述:

《基于fpga的irig―b(dc)快速解码器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于FPGA的IRIG―B(DC)快速解码器设计  【摘要】在电厂设备中,需要为电子设备提供统一的时间信息,以便对设备信息进行时间校正。为了达到电子设备与时钟服务器时间信号的精确同步,提出了基于FPGA实现IRIG-B(DC)码快速解码器的设计方案。解码器接收IRIG-B(DC)码,完成对时间信息的解析并输出1pps信号和串口时钟报文信息。实验证明,采用FPGA设计IRIG-B(DC)解码器,具有精度高,性能稳定,体积小,成本低等优点,对于常规时钟同步设备的技术更新具有重要实践意义。  【关键词】IRIG-B解码时钟同步系统FPGA  【Abstract】Inpower

2、plantequipment,theneedforelectronicequipmenttoprovideaunifiedtimeinformation,sothattheequipmentinformationfortimecorrection.Inordertoachievetheprecisesynchronizationofthetimesignaloftheelectronicequipmentandtheclockserver,adesignschemeofIRIG-B(DC)codefastdecoderbasedonFPGAisproposed.Deco

3、derreceivesIRIG-B(DC)code,completetheanalysisoftimeinformationandoutput1PPSsignalandserialclockmessageinformation.ExperimentalresultsshowthattheFPGAdesignIRIG-B(DC)decoderhastheadvantagesofhighprecision,stableperformance,smallsizeandlowcost,whichhasimportantpracticalsignificanceforthe5te

4、chnicalupdateoftheconventionalclocksynchronizationdevice.  【Keywords】IRIG-B;decodingclocksynchronizationsystem;FPGA  1引言  IRIG-B码(简称B码)是一种BCD串行时间码,每个码元宽度为10ms,为脉宽编码,一个时帧周期包括100个码元。码元的"准时"参考点是其脉冲前沿,时帧的参考标志由一个位置识别标志和相邻的参考码元组成,其宽度为8ms;每10个码元有一个位置识别标志:P1,P2,P3,…,P9,P0,它们均为8ms宽度;PR为帧参考点,如图1所示

5、;二进制“1”、“0”和时帧参考标志的脉宽为5ms、2ms和8ms,如图2所示。  一个时间格式帧从帧参考标志开始。因此连续两个8ms宽脉冲表明秒的开始,如果从第二个8ms开始对码元进行编码,分别为第0,1,2,…,99个码元,把IRIG-B码的编码格式写为:  SS:MM:HH:DDD:YY:,其中各字段的定义如下:  (1):时间同步标;志(位位置P0);(2)SS:秒(位位置P1~P4秒个位、P6~P8秒十位,范围00~59,当闰秒出现时可能为60);(3)MM:分(位位置P10~P13分个位、P15~P17分十位,范围,范围00~59);(4)HH:时(位位置P

6、20~P23时个位、P25~P26时十位,范围00~23);(5)DDD:日(位位置P30~P33日个位、P35~P38日十位、P40~P41日百位,范围00~366);(6)YY:年(位位置P50~P53年个位、P55~P58年十位,范围00~99);(7):二进制控制位;(8):一天中的秒数(SBS―straightbinarysecond-of-day)。5  2B码解码模块  IRIG-B(DC)码的解调有两大任务:一是解调1pps信号;二是解调B码携带的时间信息。B码解调原理图如图3所示。  在图3中,脉宽识别模块的作用是在接受到B码不同宽度的码元时,在代表不

7、同脉宽信号的端口输出一个指示信号。其原理是在检测到B码上升沿时,启动计数,在B码的下降沿时对计数器值进行判断,然后在对应的端口输出一个高电平标志,此高电平标志在下个B码上升沿到来时变为低电平。标志信号识别如图4所示。  由于B码经传输或干扰后可能发生波形畸变,因此在判别码元宽度时应考虑冗余设计。因此,本设计采用一个10kHz时钟对B码进行检测,若计数得到的码元宽度为75~85,该码元为8ms脉宽;若计数得到的码元宽度为45~55,该码元为5ms脉宽;若计数得到的码元宽度为15~25,该码元为2ms脉宽。起始位识别模块由8ms标志计数器和一

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。