基于51单片机和cpld技术数字频率计的设计

基于51单片机和cpld技术数字频率计的设计

ID:3141763

大小:1.28 MB

页数:24页

时间:2017-11-19

基于51单片机和cpld技术数字频率计的设计_第1页
基于51单片机和cpld技术数字频率计的设计_第2页
基于51单片机和cpld技术数字频率计的设计_第3页
基于51单片机和cpld技术数字频率计的设计_第4页
基于51单片机和cpld技术数字频率计的设计_第5页
资源描述:

《基于51单片机和cpld技术数字频率计的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基于51单片机和CPLD技术数字频率计课题设计方案自动化09-9班李雄、张杰、马勇1绪论测量频率是电子测量技术中最常见的测量之一。不少物理量的测量,如时间、速度等都涉及到或本身可转化为频率的测量。目前,市场上有各种多功能、高精度、高频率的数字频率计,但价格不菲。而在实际工程中,并不是对所有信号的频率测量都要求达到非常高的精度。本系统以单片机AT89C51为核心,采用自上向下的设计方法,设计了基于复杂可编程逻辑器件的数字频率计。以AT89C51单片机作为系统的主控部件,完成电路的测试信号控制、数据运算处理、键盘扫描和控制数码管显示。用VHDL语言编程,由CPLD(Comple

2、xProgrammableLogicDevice)完成各种时序控制及计数功能。不仅能够测量正弦波、方波和三角波等信号的频率,而且还能对其他多种物理量进行测量。该系统具有结构紧凑、可靠性高、测频范围宽和精度高等特点。2系统设计方案的选择常用的频率测量方案一下几种:①直接测频法:把被测频率信号经脉冲整形电路处理后加到闸门的一个出入端,只有在闸门开通时间T(以秒计)内,被计数的脉冲送到十进制计数器进行计数;设计数器的值为N,则可得到被测信号频率为f=N/T,经分析,本测量在低频率的相对测量误差较大,即在低频段不能满足本设计的要求。②组合测频法:这种方法可以在一定程度上弥补方法(1

3、)中的不足,但是难以确定最佳分测点,且电路实现较复杂。③倍频法:是指把频率测量范围分成多个频段,使用倍频技术,根据频段设置倍频系数,将经整形的低频信号进行倍频后在进行测量,对高频段则直接进行测量。倍频法较难实现。④等精度测频法:其实现方式可用图2.124来说明。图中,预置门控信号是宽度为TPR的一个脉冲,CNT1和CNT2是两个可控计数器。标准频率信号从CNT1的时钟输出端CLK输入,其频率为fs,经整形后的被测信号从CNT2的时钟输入端CLK输入,设其实际频率为fx;当预置门控信号为高时,经整形后的被测信号的上升沿通过D触发器的Q端同时启动计数器CNT1和CNT2。CNT

4、1和CNT2分别对被测信号(频率为fs)和标准频率信号(频率为fx)同时计数。当预置门信号为低时,随后而至的被测信号的上升沿将两个计数器同时关闭。设在一次预置门时间Tpr内对被测信号的计数值为Nx,对标准信号的计数值为Ns。则下式成立:fx/Nx=fs/Ns由此推得:fx=fs*Nx/Ns图2.1等精度测频法原理框图若所测频率值为fx,其真实值为fxe,标准频率为fs,一次测量中,由于fx计数的起停时间都是该信号的上跳沿触发的,因此在Tpr时间内对fx的计数Nx无误差,在此时间内的计数Ns最多相差一个脉冲,即fx/Nx=fs/Ns,则下式成立:fxe/Nx=fs/Ns+△e

5、t可分别推得fx=fs*Nx/Nsfxe=fs*Nx/Ns+△et根据相对误差的公式有:△fxe/fxe=fxe-fx/fxe经整理可得到:△fxe/fxe=△et/Ns因△et≤1,故△fxe/fxe≤1/NsNs=Tpr*fs根据以上分析,我们可知等精度测频法具有三个特点:1,相对测量误差与被测频率的高低无关;2,增大Tpr或fs可以增大Ns,减少测量误差,提高测量精度;3,测量精度与预置门宽度和标准频率有关,与被测信号的频率无关,在预置门和常规测频闸门时间相同而被测信号频率不同的情况下,等精度测量法的测量精度不变;24经过综合考虑,结合设计需求,选用第④种方案,即用等

6、精度测频法来实现本设计频率测量。3系统总体设计方案3.1系统整体结构电路系统原理框图如图3.1所示,其中单片机完成整个测量电路的测试控制、数据处理和显示输出;CPLD完成各种测试功能;键盘控制命令通过一片74LSl65并入串出移位寄存器读入单片机,实现测频、测脉宽及测占空比等功能,单片机从CPLD读回计数数据并进行运算,向显示电路输出测量结果;显示器电路采用七段LED动态显示,由8个芯片74LSl64分别驱动数码管。系统总体设计本系统的硬件电路包括键盘控制模块、显示模块、输入信号整形模块以及单片机主控和CPLD模块。键控制模块设置5个功能键和3个时间选择键,键值读入采用一片

7、74LSl65来完成,显示模块用8只74LSl64完成LED的串行显示。系统由一片CPLD完成各种测试功能,对标准频率和被测信号进行计数。单片机对整个测试系统进行控制,包括对键盘信号的读入与处理;对CPLD测量过程的控制、测量结果数据的处理;最后将测量结果送LED显示输出。被测信号整形电路主要对被测信号进行限幅、放大、再经施密特触发器整形后送入CPLD。用50MHz的有源晶振作为CPLD的测试标准频率,单片机由外接12MHz标准晶振提供时钟电路。可编程芯片电源部分显示电路单键盘输入时钟电路单片机片机50MHZ标准频

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。