基于51单片机和cpld技术数字频率计的设计

《基于51单片机和cpld技术数字频率计的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于51单片机和CPLD技术数字频率计课题设计方案自动化09-9班李雄、张杰、马奧1绪论测量频率是电子测量技术中最常见的测量之一。不少物理量的测量，如时间、速度等都涉及到或本身可转化为频率的测量。0前，市场上有各种多功能、高精度、高频率的数字频率计，但价格不菲。而在实际工程中，并不是对所有信号的频率测量都要求达到非常高的精度。本系统以单片机AT89C51为核心，采用自上h'd下的设计方法，设计了基于复杂可编程逻辑器件的数字频率计。以AT89C51单片机作为系统的主控部件，完成电路的测试信号控制、数据运算处理、键盘扫描和控制数码管妞示。用VHD

2、L语言编程，由CPLD（ComplexProgrammableLogicDevice）完成各种时序控制及计数功能。不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。该系统具冇结构紧凑、可靠性高、测频范围宽和精度高等特点。2系统设计方案的选择常用的频率测量方案一下几种：①直接测频法：把被测频率信号经脉冲整形电路处理后加到闸门的一个出入端，只有在闸门开通吋间T（以秒计）内，被计数的脉冲送到十进制计数器进行计数；设计数器的值为N，则可得到被测信号频率为f=N/T,经分析，木测量在低频率的相对测量误差较大，即在低频段不能

3、满足木设计的要求。②组合测频法：这种方法可以在~定程度上弥补方法（1）屮的不足，但是难以确定最佳分测点，且电路实现较复杂。③倍频法：是指把频率测量范围分成多个频段，使用倍频技术，根据频段设置倍频系数，将经整形的低频信号进行倍频后在进行测量，对高频段则直接进行测量。倍频法较难实现。①等精度测频法：其实现方式可用图2.1来说明。图中，预置门控信号是宽度为TPR的一个脉冲，CNT1和CNT2是两个可控计数器。标准频率信号从CNT1的吋钟输出端CLK输入，其频率为fs,经整形后的被测信号从CNT2的吋钟输入端CLK输入，设其实际频率为fx;当预置门控

4、信号为高时，经整形后的被测信号的上升沿通过D触发器的Q端同时启动计数器CNT1和CNT2。CNT1和CNT2分别对被测信号（频率为fs）和标准频率信号（频率为fx）同吋计数。当预置门信号为低吋，随后而至的被测信号的上升沿将两个计数器同时关闭。设在一次预置门时间Tpr内对被测信号的计数值为Nx,对标准信号的计数值为Ns。则卜*式成立：fx/Nx=fs/Ns由此推得：fx=fs*Nx/Ns阁2.1等粘度测频法原理框阁若所测频率值为fx，其真实值为fxc，标准频率为fs，一次测量中，由于fx计数的起停时间都是该信号的上跳沿触发的，因此在Tpr时间内

5、对fx的计数无误差,在此吋1X1内的计数Ns最多相差一个脉冲，即fx/Nx=fs/Ns,则下式成立：fxe/Nx=fs/Ns+Aet可分别推得fx=fs*Nx/Nsfxe=fs*Nx/Ns+Aet根据相对误差的公式有：Afxc/fxc=fxc-fx/fxc经整理可得到：△fxe/fxe=Aet/Ns因ActS1，故△fxe/fxeSl/NsNs=Tpr*fs根据以上分析，我们可知等精度测频法具有三个特点：1，相对测量误差与被测频率的高低无关：2,增大Tpr或fs可以增大Ns，减少测量误差，提高测量精度；3,测量精度与预置门宽度和标准频率宥关，

6、与被测信号的频率无关，在预置门和常规测频闸门吋IX!相同而被测信号频率不同的情况下，等精度测量法的测量精度不变；经过综合考虑，结合设计需求，选用第④种方案，即用等精度测频法来实现本设计频率测量。3系统总体设计方案3.1系统整体结构电路系统原理框图如图3.1所示，其中单片机完成整个测量电路的测试控制、数据处理和显示输出；CPLD完成各种测试功能；键盘控制命令通过一片74LS165并入串出移位寄存器读入单片机，实现测频、测脉宽及测占空比等功能，单片机从CPLD读冋计数数据并进行运算，h'd显示电路输出测量结果；显示器电路采用七段WD动态显示，由8

7、个芯片74LSI64分别驱动数码管。系统总体设计本系统的硬件电路包括键盘控制模块、显示模块、输入信号整形模块以及中.片机主控和CPIJ）模块。键控制模块设置5个功能键和3个吋间选择键，键值读入采用一片74LSI65来完成，显示模块用8只74LSI64完成LED的串行显示。系统由一片CPLD完成各种测试功能，对标准频率和被测信号进行计数。单片机对整个测试系统进行控制，包括对键盘信号的读入与处理；对CPLD测量过程的控制、测量结果数据的处理；最后将测量结果送I上D显示输出。被测信号整形电路主要对被测信号进行限幅、放人、再经施密特触发器整形后送入C

8、PLD。用50MHz的有源品振作为CPLD的测试标准频率，单片机由外接12MHz标准晶振提供时钟电路。图3.1系统原理框图3.2显不电路系统硬件电路中，单片机MCU