高速ad峰值采样系统设计

《高速ad峰值采样系统设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、高速AD峰值采样系统设计　　摘要：本文采用高速高精度AD集成电路，设计了一种全新的AD峰值采样系统。本文分析了高速AD峰值采样系统的工作原理及电路组成，详细的介绍了前置放大器设计、AD采集电路设计、FPGA对AD数据的控制和采集，并对算法实现进行分析。　　关键词：峰值采样；AD；FPGA；采集算法　　1AD峰值采样系统的工作原理　　AD峰值采样系统的电路主要由FPGA和AD集成芯片组成，用于对各种信号进行峰值采样以及算法处理，从而识别出信号峰值。　　输入端将信号源传送到前置放大器中，按比例转换为AD芯片需要的电压信号并将其送入AD采集电路的采集输入端，通过FPGA电路控

2、制AD芯片并采集数据，对AD数据进行算法分析，得出当前信号的峰值（如图1所示）。　　2AD峰值采样系统的电路设计　　本设计中的AD峰值采样系统电路使用了高速的放大器OPA354、高速AD芯片ADS5562和400MHz工作频率的FPGA芯片EP2C5T144C8N。　　2.1前置放大电路　　为满足数据采集的速度，本设计使用了高速的AD采集芯片和高速的前置放大器。TI的高速放大器芯片OPA354，是250MHz轨到轨I/OCMOS单路运算放大器。其电路如图2所示。5　　通过调节VR1，VR2两个电阻的阻值，将输入电压信号Vos=0～10V转化成0～3.6V的电压信号。　　

3、2.2FPGA系统　　FPGA系统采用ALTERA公司的EP2C5T144C8N芯片，此芯片的系统工作频率能够达到400MHZ，远超通常使用的单片机的速度，并由于特殊的架构和程序编程方式，为数据采集和分析提供超高速的计算能力。芯片采用并行编写程序以及对外设操作。AD芯片通过IO口线与FPGA相连，对应的采集口线设置为输入模式。使用并行总线与MCU进行通信，实现相应采集功能，进行数据传输和控制。　　2.3AD采集电路　　在本系统中AD芯片选用TI公司的ADS5562芯片，具有如下优点：　　（1）采样速率：80Msps　　（2）84.3dBSNR和85dBSFDR　　（3）

4、250MHz满功率带宽S/H（采样及保持）　　（4）单3.3V电源　　（5）功耗：865mW　　80Msps采集速率意味着可以在1μs的时间内采集信号80次，可以满足此范围内的信号的峰值采集要求。其精度为16位，4096通道中精度达到0.025%，16384通道的精度可以达到0.004%，精度也完全符合要求。　　3算法　　使用AD峰值采样系统可以呈现出信号的波峰及其具体形状，该算法原理如上。5　　（1）、在FPGA内部开辟一个由10个16位整数组成的buff（定为Data[10]），使用先进先出的方法，后面的数据不断替换最早的数据，往复如此。这样始终保持10个数组中永远

5、都是当前最新的数据，AD芯片在1μs的时间内可采集80个数据点，据此判断一个波峰判断大概需要0.125μs即可。　　如下流程：　　第N点数据时：Data[0]=N；Data[1]=N-1；Data[2]=N-2；……Data[9]=N-9；　　第N+1点数据时：Data[0]=N+1；Data[1]=N；Data[2]=N-1；……Data[9]=N-8；　　......　　第N+9点数据时：Data[0]=N+9；Data[1]=N+8；Data[2]=N+7；……Data[9]=N；　　（2）、判断向上的趋势并设立标志。　　第N点数据时：判断如果Data[0]=N>

6、Data[1]=N-1>Data[2]=N-2>……Data[9]=N-9；　　第N+1点数据时：判断如果Data[0]=N+1>Data[1]=N>Data[2]=N-1>……Data[9]=N-8；　　.......　　第N+9点数据时：判断如果Data[0]=N+9>Data[1]=N+8>Data[2]=N+7>……Data[9]=N；5　　当第N+9点数据时，判断成立，则信号波形的向上的趋势成立，设立标志位M点。　　（3）、如果标记有向上趋势的标志位，判断向下的趋势并查找在向下趋势成立之前的最大值，就是波峰的位置，并清除向上趋势标志位。　　第M+K点数据时：　

7、　判断如果Data[0]=M+K