资源描述：
《数字电路eda设计与应用期末总复习题》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、考试时间：90分钟题型:一、单项选择2分*10=20分二、程序判断改错题5分*4=20分三、程序题20分*3=60分复习重点：1、EDA、VHDL的中英文名称。2、标识符规则，文法规则3、数据对象（重点常量、变量、信号）4、数据类型（标准预定义数据类型，IEEE预定义标准逻辑位类型）5、运算符（连接运算符，逻辑运算符等）6、VHDL程序的基本结构：完整的VHDL程序包含的五个部分，重点：实体，端口说明，结构体，进程，子程序（过程和函数）；常用的库和程序包。7、顺序语句，顺序语句的特点，IF语句，CASE语句8、并行语句，条件信号赋值语句，选择信号赋值语句，COMP
2、ONENT语句,元件例化语句，9、程序设计题：加法器，译码器，数据选择器，计数器，分频器，数码管显示。一、填空题（20分,每空格1分）1、一个完整的VHDL语言程序通常包含实体（entity）,构造体（architecture）,配置（configuration）,包集合（package）和库（library）5各部分。2、在一个实体的端口方向说明时，输入使用in表示，那么构造体内部不能再使用的输出是用out表示;双向端口是用inout表示;构造体内部可再次使用的输出是用buffer表示；3>VHDL的客体，或称数据对象包括了常数、变量variable和信号sig
3、nal。4、请列出三个VIIDL语言的数据类型，如实数、位等。位矢量,字符，布尔量。5、VHDI,程序的基本结构包括库、程序包、实体和o6、more11标识符合法吗？不合法。8bit标识符合法吗？不合法□variable标识符合法吗？不合法。7、信号的代入通常用〈二,变量用:二。8、表示'（TTJ两值逻辑的数据类型是一bit（位），表示'0，T，'Z，等九值逻辑的数据类型是_stdlogic（标准逻辑）,表示空操作的数据类型是—NULL。9、<二是小于等于关系运算符,又是操作符。10、设D0为’1',D1为'O',D2为’1',D3为'O',D3&D2&D1&D0
4、的运算结果是“0101”，D1&D2&D3&D4的运算结果是“1010”°11、VHDL程序的基本结构至少应包括实体、结构体两部分和对库的引用声明。12、l_Digital标识符合法吗？否，12@+呢？合法。13、在VHDL的常用对象屮，信号、变暈可以被多次赋予不同的值,常量只能在定义时赋值。14、实体的端口模式用來说明数据、信号通过该端口的传输方向，端口模式有in、Out、inout、buffet。15、VHDL语言中std_logic类型取值'Z'表示高阻，取值X表示不确定。16、位类型的初始化采用（字符/字符串）了符、位矢量用宁符串。17、进程必须位于结
5、构体内部,变量必须定义于进程/包/子程序内部。18、并置运算符&的功能是把多个位或位向量合并为一个位向量19、进程执行的机制是敏感信号发生跳变20^判断CLK信号上升沿到达的语句是辻elk'eventandelk二"1'then.21、"语句各条件间具有不同的优先级。22、VHDL是否区分大小写？不区分。23、digital._8标识符合法吗？不合法。12_bit标识符合法吗？不合法Osignal标识符合法吗？不合法o24、结构体有三种描述方式，分别是数据流、、和结构化o25、请分别列举一个常用的库和程序包libraryieee、useieee.stdlogic1
6、164.all。26、一个信号处于高阻（三态）时的值在VIIDL中描述为Zo27、/二是不相等操作符,功能是_在条件判断是判断操作符两端不相等028、设DO为'O',D1为’f,D2为'1',D3为'O',D3&D2&D1&D0的运算结果是“0110”,（D3orD2）and（DlandnotDO）的运算结果是：T□29、赋值语句是（并行/串行）并行执行的,if语句是（并行/串行）串行执行的。30>8digital标识符合法吗？不合法。31、信号的代入通常用〈二,变量用:二。32、标准逻辑（stdlogic）是一个具有九值逻辑的数据类型。33^定义一个变量a,数据
7、类型为4位位向量variablea:bitvector（3downto0）o34、〈二是_小于等于关系运算符,又是操作符。35、设D0为T',D1为T',D2为'1',D3为'0',“1110”是D3&D2&D1&D0的运算结果。36、IF语句根据指定的条件来确定语句执行顺序，共有3种类型：用于门闩控制的1F语旬、用于二选一控制的IF语句、用于多选择控制的TF语句。二、判断对错并给出判断依据（20分，每小题5分，判断对错2分，给出正确答案3分）1、传统的系统硬件设计方法是采用自上而下（topdown）的设计方法，利用硬件描述语言（HDD的硬件电路设计方法采用自下而
8、上（bot
