频率计2015全国大学生电子设计竞赛【f组】

《频率计2015全国大学生电子设计竞赛【f组】》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、2015年全国大学生电子设计竞赛数字频率计（F题）【本科组】2015年8月15摘要数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。尤其在电子技术中，频率是最基本的参数之一，许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。频率计的基本功能是测量正弦信号、方波信号、三角波信号以及其他各种单位时间内变化的物理量。在本系统中频率计主要由信号输入电路、单片机控制器模块、频率测量模块及显示电路模块组成。STC12C5a60S2单片机是频率计的控制核心，主要完成对待测信号的计数，显示和分频的控制，并将待测频率值使用5110液晶显示屏显示。在整个设计过

2、程中，所制作的频率计采用外部分频的测量方式，以STC12C5a60S2单片机为核心，通过其内部定时/计数器的门控时间，完成对待测信号频率的测量。系统可以实现1Hz-lOOMHz的频率测量，被测信号峰峰镇电压范围在50mV〜IV,测量数据刷新时间不大于2s,测量结果稳定。采用单片机技术设计的数字频率计，具有测量准确度高、响应速度快、体积小等优点。关键词：数字频率计51单片机外部分频5110液晶1系统方案描述21」总体系统方案描述21.2数字频率计设计方案的比较与选择22系统理论分析与计算32.1频率和周期测量的分析与计算32.7.7频率的定义32.1.2频率的测量方法分析32.1.3采用脉冲分

3、频测频法测量频率.42.2时间间隔测量的分析与计算42.2.7时间间隔42.2.2时间间隔测量的分析与计算42.3脉冲信号占空比测量的分析与计算42.3.1脉冲信号占空比测量的分析与计算.43电路与程序设计43」电路的设计43.1.1系统总体框图43.1.2频率测量模块子系统框图与电路原理图.53.1.3控制器模块子系统框图与电路原理图.63.1.4电源模块73.2程序的设计73.2.1程序功能描述与设计思路73.2.2程序流程图74测试方案与测试结果94.1测试方案94.2测试条件与仪器104.3测试结果及分析104.3.1测试结果（数据）104.3.2测试分析与结论105参考文献106心

4、得与体会10附录电路原理图11附录2：源程序12附录3：主要元件清单131系统方案描述21」总体系统方案描述21.2数字频率计设计方案的比较与选择22系统理论分析与计算32.1频率和周期测量的分析与计算32.7.7频率的定义32.1.2频率的测量方法分析32.1.3采用脉冲分频测频法测量频率.42.2时间间隔测量的分析与计算42.2.7时间间隔42.2.2时间间隔测量的分析与计算42.3脉冲信号占空比测量的分析与计算42.3.1脉冲信号占空比测量的分析与计算.43电路与程序设计43」电路的设计43.1.1系统总体框图43.1.2频率测量模块子系统框图与电路原理图.53.1.3控制器模块子系统

5、框图与电路原理图.63.1.4电源模块73.2程序的设计73.2.1程序功能描述与设计思路73.2.2程序流程图74测试方案与测试结果94.1测试方案94.2测试条件与仪器104.3测试结果及分析104.3.1测试结果（数据）104.3.2测试分析与结论105参考文献106心得与体会10附录电路原理图11附录2：源程序12附录3：主要元件清单13数字频率计（F题）【本科组】1系统方案描述1.1总体系统方案描述本系统基于单片机STC12C5a60S2作为设计核心的数字频率计，辅以数字译码和显示电路单元构成整个工作系统。对不同频率范围物理信号进行频率测定，系统主要由频率测量模块、控制器和显示模块

6、、电源模块组成，下面论证方案选择的合理性。1.2数字频率计设计方案的比较与选择方案一：采用FPGA技术设计。数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。而编程逻辑器件和EDA技术给今天的硬件系统设计者提供了强有力的工，使得电子系统的设计方法发生了巨大的变化。采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余可在一片FPGA芯片上实现。虽然整个设计过程能变得十分透明、快捷和方便。但是对于各层次电路系统的工作时序的了解和把握显得尤为重要，且实现成本高，对高速的处理功能要求会有所欠缺。方案二STM32和FPGA芯片相结合。ST

7、M32系列芯片属于意法半导体（ST）公司出品，其中的STM32F103系列，其内核是Cortex-M3o-ARM32位的Cortex-M3最高72MHz工作频率，在存储器的0等待周期访问时可达1.25DMips/MHZ（DhrystONe2.1）o具有高速高频处理能力，符合题目的高频率设计要求。该方案很好的结合了FPGA芯片的可编程性和STM32的高速性。但对两者的通信设计要求有较高的要求。系统实现结果虽然精