verilogled数码管驱动电路设计

verilogled数码管驱动电路设计

ID:30779209

大小:547.21 KB

页数:10页

时间:2019-01-03

verilogled数码管驱动电路设计_第1页
verilogled数码管驱动电路设计_第2页
verilogled数码管驱动电路设计_第3页
verilogled数码管驱动电路设计_第4页
verilogled数码管驱动电路设计_第5页
资源描述:

《verilogled数码管驱动电路设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、项目编号ItemNo.06项目名称ItemLED数码管驱动电路设计训练对象Class微电子技术专业学时Time4课程名称Course可编程逻辑器件应用教材TextbookCPLD/FPGA应用技术目的Objective1.熟练使用QuartusTT,掌握整个CPLD/FPGA开发流程;2.掌握LED数码管静态显示的VerilogHDL设计方法;3.掌握LED数码管动态显示的VerilogHDL设计方法实训2LED数码管驱动电路设计与实现一、实训设备、工具与要求1.实训设备、工具PC电脑、FPGA开发系统

2、、QuartusH应用软件。2.实训要求(1)每位学生独立完成项目的制作并撰写实训报告;(2)项目制作完成后由制作者按“验收标准”测试功能与参数,指导教师验收并登记成绩;(3)项目经指导教师验收后,由学生将全部实验设备整理后交指导教师验收并登记;⑷实训结朿后1周内交实训报告。二、实训涉及的基本知识1.请画出七段LED数码管显示电路的输入输出结构inOiniin2in3ah七段LED数码管显示电路abfce1ff1!•dp2.列表描述共阴七段数码显示电路的输入输出关系和显示结果?七段数码管显示电路输入七段

3、数码管显示电路输出LED显示字形in3in2iniinOgfedcba000001111110000100001101001010110112001110011113010011001104010111011015011011111006011100001117100011111118100111001119三、实训综合电路(七段译码器电路框图)动态显示电路框图:四、实训步骤1.阅读AlteraCyclongll开发系统用户手册,画出七段数码管的电路图和连接引脚。信号elkrstled[6]led[5]

4、led[4]led[3]led[2]led[l]led[0]scan[3]scan[2]scan[l]scan[0]引脚89907374758385868797100102104值868773747515381828396981001022.设计应用工程,将十进制的0-9的BCD码转换成七段数码管的显示码(组合逻辑电路)七段LED数码管显示电路的Verilog代码:moduleqiduan0(cnt,led);input[3:O]cnt;output[6:0]led;reg[6:0]led;always

5、@(cnl)begincase(cnt)4'b0001:led=7'b0000110;4,b0010:led=7,bl011011;4^001l:led=7'bl001111;4'b0100:led=7'bll00110;4'b0101:led=7'bll01101;4,b0110:led=7,blllll00;4,b0111:led=7,b0000111;4'bl000:led=7'blllllll;4^1001:led=7bl101111;4'bl010:led=7'blll0111;default

6、:led=7'b0111111;endcaseendendmodule七段LED数码管显示电路仿真波形图:1.设计应用工程,四个数码管依次静态显示“化“2”、“3”、“4”;moduleled_l(ajed);input[1:0]a;output110:01led;reg[10:0]led;always@(a)beginif(a==2b00)led<=irbOOO10000110;elseif(a==2'b01)led<=irb00101011011;elseif(a==2,bl0)led<=irb01

7、001001111;elseled<=irbl000H00110;endendmodule1.设计应用工程,单个数码管完成从模10计数功能;分频器:modulefenpin25(clk,rst,clk_lhz);inputelk;inputrst;outputclk_lhz;regclk_lhz;reg[23:0]ent;always@(posedgeelkorposedgerst)beginif(rst==rbl)cnt<=24'd0;elseif(cnt==13107119)begincnt<=24

8、'd0;clk_lhz<=~clk_lhz;endelsecnt<=cnt+l;endendmodule十进制计数器:modulecntlO(rst,clk,cnt);inputrst,clk;output[3:0]cnl;reg[3:0]cnt;always@(posedgeelk)beginif(rst==rbO)cnt<=4b000;elseif(cnt==4,d9)cnKM'bOOO;elsecnt<=cnt+l;endendmod

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。