欢迎来到天天文库
浏览记录
ID:30553093
大小:473.93 KB
页数:12页
时间:2018-12-31
《fpga深层解析》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、杭州自由电子科技hp://www.freefpga.com0571-85084089FPGA深层解析概览高端设计工具为少有甚是没有硬件设计技术的工程师和科学家提供现场可编程门阵列(FPGA)。无论你使用图形化设计程序,ANSIC语言还是VHDL语言,如此复杂的合成工艺会不禁让人去想FPGA真实的运作情况。在这个芯片中的程序在这些可设置硅片间到底是如何工作的。本书会使非数字化设计人员明白FPGA(现场可编程门阵列)的基础知识及其工作原理。此信息在使用高端设计工具时同样十分有用,希望可以为理解这一特别技术提供一些线索。目录1.FPGA-现场可编程门阵列2.触发器3.查找表4.S
2、CTL5.乘数器和DSP片6.块随机存取存储器(RAM)7.总结8.更多资源FPGA-现场可编程门阵列每一块FPGA芯片都是由有限多个带有可编程连接的预定义源组成来实现一种可重构数字电路。1自由电子科技提供专业的FPGA应用设计、高速PCB设计服务杭州自由电子科技hp://www.freefpga.com0571-85084089图1.FPGA不同构成FPGA芯片说明书中,包含了可编程逻辑模块的数量、固定功能逻辑模块(如乘法器)的数目及存储器资源(如嵌入式RAM)的大小。FPGA芯片中还有很多其它的部分,但是以上指标通常是为特定应用选择和比较FPGA时,最重要的参考指标。在
3、最底层,可配置逻辑模块(如片或逻辑单元)有着两种最基本的部件:触发器和查找表(LUT)。这很重要,因为各种FPGA家族之所以各不相同,就是因为触发器和查找表组合的方式不同。例如,Virtex-II系列的FPGA,它的片具有两个查找表和两个触发器,而Virtex-5FPGA的片具有4个查找表和4个触发器。查找表本身的结构也可能各不相同(4输入或6输入)。关于查找表工作原理的更多信息将在后面的章节中给出。表1中列出了在NILabVIEWFPGA硬件目标中使用的FPGA的指标。逻辑门的数量是一种将FPGA芯片与ASIC技术进行比较的传统方法,但是它并不能真实地表述FPGA内部的独
4、立单元的数量。这就是Xilinx公司没有在新型Virtex-5系列中指定逻辑门数量的原因之一。Virtex-IVirtex-ISpartan-Spartan-Virtex-Virtex-Virtex-II33555Virtex-5LX1101000300010002000LX30LX50LX85门一百万三百万一百万二百万--------触发1024028672153604096019200288005184069,120器查找1024028672153604096019200288005184069,120表乘数4096244032484864器块RAM(720172843
5、27201152172834564,608千字节)表1.不同系列FPGA源规格2自由电子科技提供专业的FPGA应用设计、高速PCB设计服务杭州自由电子科技hp://www.freefpga.com0571-85084089为了更好地理解这些规格的意义,将编码考虑为合成的数字电路模式。对任何一段合成代码,或图形化或文本形式,都有相应的电路图反映逻辑组件该如何连线。通过一段简单布尔逻辑电路了解下相应的示意图。图2表示的是传递5个布尔信号并且可图形化计算所得的二进制值的功能组。图2.载入5个信号的简单布尔逻辑在通常情况下(LabVIEWSCTL—单周期定时环路外),图2所示相应电
6、路图同图3所示相近。图3.为图2中布尔逻辑的相应电路图虽然很难明白,但是实际上这里创建了两个并行分支的电路。最上面的5条黑线被反馈到第一个分支,它在每个布尔操作间添加了触发器。最下面的5条黑线构成了第二个逻辑链。其中一支路在每步操作之间增加了同步寄存器,另一条逻辑3自由电子科技提供专业的FPGA应用设计、高速PCB设计服务杭州自由电子科技hp://www.freefpga.com0571-85084089链是确保执行数据流的。本电路图正常工作时总共需要12个触发器和12个查找表。上端分支和每个元件将在以后章节分析。触发器图4.触发器符号触发器是二进制移位寄存器,用于同步逻辑
7、以及保存时钟(脉冲)周期内的逻辑状态。在每个时间(脉冲)边沿,触发器在输入时锁定1(真)或0(假)值并且保存此值直到下次时钟(脉冲)边沿。在正常情况下,LabVIEWFPGA在每次操作之间都设置一个触发器,以保证有足够的时间来执行每步操作。对此律的例外只发生在SCTL结构中写代码的情况。在这个特殊的环路结构中,触发器只放置在闭环迭代的始末段,并且由编程者考虑定时因素来决定如何放置。对SCTL内代码如何同步的更多内容将在以后章节中讨论。图5表示的是图3的上端分支,触发器由红色高亮表示。图5.绘制由红色高亮表示出触发器
此文档下载收益归作者所有