模电、数电课程设计

模电、数电课程设计

ID:30273569

大小:126.59 KB

页数:18页

时间:2018-12-28

模电、数电课程设计_第1页
模电、数电课程设计_第2页
模电、数电课程设计_第3页
模电、数电课程设计_第4页
模电、数电课程设计_第5页
资源描述:

《模电、数电课程设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、学院信息科学与技术专业自动化学生姓名学号设计题目数字电子设计题目:三位同步二进制加法器和串序列发生电路设计模拟电子设计题目:占空比可调矩形波发生电路设计内容及要求:1.数字电子部分⑴.由所给的约束项,列写时序图,根据时序图利用卡诺图得到各个触发器状态方程,并由此生成驱动方程。检查电路设计能否自起,并做相应的修改。画出电路图等待实践验证。⑵.由给出的所要检测的序列信号画出原始状态图,根据状态图利用卡诺图,求出驱动方程。检查电路设计能否自起,并做相应的修改。画出电路图等待实践验证。⑶.在实验板上搭接电路设计电路并分析结

2、果,验证电路。2.模拟电子部分⑷.采用multisim仿真软件建立各设计电路模型;⑸.对电路进行理论分析、计算;⑹.在multisim环境下分析仿真结果,并与之前的理论计算值进行比较,给出仿真波形图。进度安排:第一周:数字电子设计第1天:1.布置课程设计题目及任务。2.查找文献、资料,确立设计方案。第2~3天:1.熟悉JK触发器的原理及其工作状态,熟练掌握各逻辑门电路的接法。2.画出时序图,列出真值表,画出各次态的卡诺图,获得各个触发器驱动方程。3.画出电路图,等待验证。第4天:1.根据电路图,结合驱动方程,搭接电

3、路,验证电路。2.分析设计结果。第5天:1.课程设计结果验收。2.针对课程设计题目进行答辩。3.完成课程设计报告。第二周:模拟电子设计第1天:1.布置课程设计题目及任务。2.查找文献、资料,确立设计方案。第2~3天:1.安装multisim软件,熟悉multisim软件仿真环境。2.在multisim环境下建立电路模型,学会建立元件库。第4天:1.对设计电路进行理论分析、计算。2.在multisim环境下仿真电路功能,修改相应参数,分析结果的变化情况。第5天:1.课程设计结果验收。2.针对课程设计题目进行答辩。3.

4、完成课程设计报告。指导教师(签字):年月日分院院长(签字):年月日1数字电子设计部分1.1课程设计的目的与作用  数字逻辑电路是实践性很强的一门学科,通过实践可以大大提高学生的理论水平和实际动手能力。通过本次课程设计,使学生能够巩固已学专业基础课的理论知识,锻炼学生的实践动手能力,培养学生对电子电路的设计能力,加强学生在分析问题、解决问题能力上的训练和培养,为启发学生的创新意识和培养创新能力起到重要的作用,为其专业学习研究打下良好的基础。同时培养学生科学实验研究的认真精神,使之明白理论与实践的紧密联系,使其养成良好

5、的作业习惯,为其以后的工作研究打下良好的基础。时序电路,触发器,序列发生器,是数电技术的基础,熟练掌握其工作特性才能为其以后在数电上的发展打下基础。1.2设计任务1.利用在理论课上所学到的知识,结合对数字电子器件的认识,利用JK触发器,各种逻辑门电路设计出以010、001为无效态的三位二进制同步减法计数器。并检查能否自启动,检查完毕,搭接电路,进行验证。2.利用JK触发器,各种逻辑门电路设计出串行序列发生电路,使其发生100111序列,并检查能否自启动,检查完毕,搭接电路,进行验证。1.3三位同步二进制减法计数器电

6、路设计1.3.1抽象状态图获得驱动方程1.已知三位同步二进制减法计数器的无效状态为010、001,则抽象出状态图为1.3.1三位二进制减法计数器状态图2.根据三位同步二进制减法计数器状态图可得输出状Y的次态卡诺图。1.3.2输出状态Y的卡诺图3.将输出状Y的次态卡诺图分解可得Q2n+1Q1n+1Q0n+1的次态卡诺图。1.3.3输出状态Q2n+1次态图1.3.4输出状态Q1n+1次态图1.3.5输出状态Q0n+1次态图4.根据图1.3.2、1.3.3、1.3.4、1.3.5中的输出状态Y及Q2n+1Q1n+1Q0n

7、+1的次态卡诺图,可分别得到三位同步二进制减法计数器的输出状态Y的状态方程和三个JK触发器的驱动驱动方程。状态方程Q2n+1=+Q1n+1=+Q0n+1=则驱动方程为J2=J1=J0=K2=K1=K0=11.3.2根据驱动方程画出电路图由于我们做的是三位同步二进制减法计数器,所以设计的电路所需的脉冲CP1=CP2=CP3=CP,所以选用一个就可以了。因为是同步计数器所以SD和RD端接入高电平,JK触发器输出与指示灯相连。除此之外,根据驱动方程可知,我们还需要一个与门集成电路74LS08和两个与非门集成电路74LS0

8、0。三位同步二进制减法计数器的电路如下图1.3.6所示。1.3.6三位二进制同步减法计数器电路图1.4串行序列发生器设计电路1.4.1串行序列发生器设计电路状态图及卡诺图获得状态方程已知我们所设计的串行序列发生器所发生的序列为100111,则我们可以在三位二进制减法器的基础上进行设计得到设计电路即可。抽象出状态图为1.4.1串行序列发生器状态图根据状态图画出

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。