verilog四位频率计实训报告材料

《verilog四位频率计实训报告材料》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实用标准文案四位数字频率计报告机电工程学院电子信息工程技术12-1班韦建海精彩文档实用标准文案简述随着数字电子技术的发展，频率测量成为一项越来越普遍的工作，因此测频计常受到人们的青睐。目前许多高精度的数字频率计都采用单片机加上外部的高速计数器来实现，然而单片机的时钟频率不高导致测频速度比较慢，并且在这种设计中，由于PCB版的集成度不高，导致PCB板走线长，因此难以提高计数器的工作频率。为了克服这种缺点，大大提高测量精度和速度，我们可以设计一种可编程逻辑器件来实现数字频率计。EDA技术是以大规模可编程逻辑器件为设计

2、载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得EDA技术得以快速发展和广泛应用。以QuartusⅡ软件为设计平台，采用VHDL语言实现数字频率计的整体设计。伴随着集成电路（IC）技术的发展，电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电子系统或电子产品

3、自动化设计的技术，它与电子技术，微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。EDA的一个重要特征就是使用硬件描述语言（HDL）来完成的设计文件，VHDL语言是经IEEE确认的标准硬件语言，在电子设计领域受到了广泛的接受。精彩文档实用标准文案目录一、实验目的二、实验内容三、四位数字频率计的设计四、引脚锁定五、实验结果六、心得体会精彩文档实用标准文案一、实验目的学习用FPGA实现数字系统的方法二、实验内容1.FPGA,QuartusII和VHDL

4、与verilog.HDL使用练习2．四位数字频率计的设计三、四位数字频率计的设计1．工作原理当系统正常工作时，8Hz信号测频控制信号发生器进行信号的变换，产生计数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。在数码显示管上可以看到计数结果。工作原理图如下：精彩文档实用标准文案2．设计方案精彩文档实用标准文案3、顶层原理图（

5、总图）在顶层原理中共有5个模块：CNT4、CNT12、CNT10d、CODE、LOCK、MUX4to1DIV8、DIV1K、DIV10K4.底层模块设计（1）四进制加法计数器CNT4的verilog.HDL与语言源程序：modulecnt4(cp,q);inputcp;outputq;reg[1:0]q;always@(posedgecp)beginif(q==3)q=0;elseq=q+1;endEndmoduleCNT4的仿真结果：精彩文档实用标准文案产生模块为（2）十二进制加法计数器CNT12的verilo

6、g.HDL语言源程序:modulecnt12(clkin,qout);inputclkin;outputqout;reg[3:0]qout;always@(posedgeclkin)beginif(qout==11)qout=0;elseqout=qout+1;endEndmoduleCNT12的仿真结果:精彩文档实用标准文案产生模块为（3）十进制加法计数器CNT10d的verilog.HDL语言源程序:modulecnt10d(clk,rst,en,cq,cout);inputclk;inputrst;inpu

7、ten;output[3:0]cq;outputcout;reg[3:0]cq;regcout;always@(posedgeclkorposedgerst)beginif(rst)cq<=4'b0000;elseif(en)beginif(cq<9)begincq<=cq+1'b1;cout<=1'b0;endelsebegincq<=4'b0000;cout<=1'b1;endendendendmoduleCNT10d的仿真结果为：精彩文档实用标准文案产生模块4、CODE的VHDL程序为：libraryiee

8、e;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycodeisport(dd:instd_logic_vector(3downto0);cs:outstd_logic;clr:outstd_logic;lock:outstd_logic);endcode;architectureoneofc