一种lut函数运算单元的fpga实现方法

《一种lut函数运算单元的fpga实现方法》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、一种LUT函数运算单元的FPGA实现方法2007-09-1719:52:04  作者：不详  来源：互联网  浏览次数：610  文字大小：【大】【中】【小】摘要:提出一种应用于数字信号处理的函数单元FPGA实现方法。该方法基于查找表的思想，利用Simulink中的Xilinx工具箱实现建模仿真，自动生成Verilog代码并利用ISE开发工具综合布线，最后通过在线下载到FPGA开发板上验证了该设计。关键词：查找表 Simulink FPGA引言:在数字信号处理器的硬件实现过程中，函数运算单元是一个很常用的组件，也

2、是硬件设计上比较繁琐的一个组件。本文提出了一种基于Matlab开发工具SystemGeneratorforDSP的实现方法[1]，运用查找表(LUT)的思想，比较简单地实现了函数运算的基本功能，并能根据实际需要调整运算精度。通过软件仿真和将自动生成代码下载到FPGA开发板上验证了该设计的正确性。一、基于SystemGeneratorforDSP的FPGA设计方法简介在最近的几年里，FPGA已经成为数字处理系统的核心器件，尤其在数字通信、网络、视频和图像等应用领域。为了加速在通信和多媒体领域等数字信号处理领域的创新

3、和研发，Mathworks公司和Xilinx公司合作开发了基于Simulink的FPGA实现工具SystemGeneratorforDSP，通过这一工具，Mathworks公司向用户提供了一个无缝的自上而下的FPGA解决方案[2]。用户可以：·用Similink开发DSP;·用SystemGeneratorforDSP自动将Simulink模型转成面向XilinxFPGA的VHDL/Verilog代码；·使用Xilinx公司提供的IP核。在DSP设计开始时对需要的操作进行数字描述，然后得出算法的硬件实现。一般来说

4、SystemGenerator设计的流程包括以下几个步骤[3]：1) 用数学语言来描述算法；2) 在设计环境中实现算法，开始时使用双精度；3) 把双精度算法转换成定点算法；4) 把设计转换成有效的硬件。二、LUT单元的建模和仿真本文以DVB-S2标准LDPC码译码器中的LUT单元为例进行说明。其中要实现的函数形式为 （1）关键是查找表数据存储与地址建立的问题，在XilinxBlockset提供的模块中[4]有一个ROM模块可以实现相应的功能并且十分方便可靠。该模块的属性设置对话框如图1所示，其中Depth用于设置

5、该ROM存储数量，应为个。这里设为4096。初始向量用于初始化ROM，它可以通过数学公式来实现，这一步是关键，函数为式（1）所示，同时自变量的范围和步长也应指出，这里取从0到6的4000个值，因为超过6后的值可以忽略不计。4000以后的96个存储单元会自动填0。在接下来的两个框中设置定点数的精度。图1ROM模块参数设置图最后整个系统的建模如图2所示。对SystemGenerator模块的参数设置如图所示，需要注意的是器件的选择以及综合工具、生成项目的硬件描述语言的选择，另外开发板的晶振时钟频率和时钟引脚位置也必须

6、设置正确。图2LUT功能单元的Simulink模型图3SystemGenerator模块参数设置图设置完成后点击Generate自动生成Verilog文件及相关的约束文件，工程文件等等。接下来打开产生的ISE工程文件，在ISE环境下设置约束条件，包括时间约束和管脚定义，完成之后进行综合布线、仿真。资源使用情况报告如下所示：NumberofExternalGCLKIOBs        1outof4     25%NumberofExternalIOBs           24outof140   17%Num

7、berofLOCedExternalIOBs  24outof24   100%NumberofBLOCKRAMs                7outof10    70%NumberofGCLKs                    1outof4     25%时延总结报告为：TheAVERAGECONNECTIONDELAYforthisdesignis:   2.060nsTheMAXIMUMPINDELAYis                        7.147nsTheAVERAGECON

8、NECTIONDELAYonthe10WORSTNETSis:  5.570nsLUT单元在xc2s100中的物理分配如图4所示：图4LUT单元在xc2s100中的物理分配（FpgaEditorViwer）三、FPGA在线下载与测试通过下载线下载到开发板的JTAG口上对FPGA芯片进行配置，为了验证改单元的功能，我们在10个输入端口gateway_in(9)~gatewa